JPS60124976A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS60124976A JPS60124976A JP58234729A JP23472983A JPS60124976A JP S60124976 A JPS60124976 A JP S60124976A JP 58234729 A JP58234729 A JP 58234729A JP 23472983 A JP23472983 A JP 23472983A JP S60124976 A JPS60124976 A JP S60124976A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- thin film
- film
- film transistor
- tpt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄膜トランジスタ（以下、ＴＰＴと略す）に関
するものであって、特に半導体！−に不純物をドーピン
グすることにより、トランジスタのオフ抵抗を増ノルさ
せ、リーク磁流の低Ｍｋはがろとするものである。
するものであって、特に半導体！−に不純物をドーピン
グすることにより、トランジスタのオフ抵抗を増ノルさ
せ、リーク磁流の低Ｍｋはがろとするものである。
まず、従来のＴＰＴについて第１図で説明する。
ＴＰＴは、絶縁性基板１の上にゲート電極２を形成した
構造をしている。そして、最後に保護膜７を形成する。
構造をしている。そして、最後に保護膜７を形成する。
ゲート電極２の材料としてＨＡｔ。
Ｍｏ、多結晶８１等が用いられ、マスク蒸着、フォトエ
ツチング等の技術を用いて形成する絶縁膜３の材料とし
てＵ３１０ｚ、８１ｓＮ４等が用いられ、真空蒸着、ス
パッタリング４ａｖＤ等の方法で形成される。半導体層
４としては、一般に、非晶質あるいは多結晶８１等が用
いられ、ＣｖＤ等の方法で形成される。ソース電極５゜
ドレイン電極６としては、半導体層４とオーム性接触を
する材料が用いられるが、一般に鉱、Ａｔ、Ａ４’−８
ｉ合金等の金属が用いられる。従来のＴＦＴの構造ｉｊ
ｇ’１図に示したものに限られるものではなく、第２図
に示すように、絶縁性基板１の上に、ソース電極５゜ド
レイン電極６、および両電極間に半導体Ｍ４を形成し、
さらにその上に絶縁膜３．ゲーＩＫ極２を形成し、最後
に保護膜７を形成したもの、あるいは、第３図に示すよ
うに、半導体層４とソース電極５およびドレイン電極６
との位置を上下逆転して形成されたものもある。
ツチング等の技術を用いて形成する絶縁膜３の材料とし
てＵ３１０ｚ、８１ｓＮ４等が用いられ、真空蒸着、ス
パッタリング４ａｖＤ等の方法で形成される。半導体層
４としては、一般に、非晶質あるいは多結晶８１等が用
いられ、ＣｖＤ等の方法で形成される。ソース電極５゜
ドレイン電極６としては、半導体層４とオーム性接触を
する材料が用いられるが、一般に鉱、Ａｔ、Ａ４’−８
ｉ合金等の金属が用いられる。従来のＴＦＴの構造ｉｊ
ｇ’１図に示したものに限られるものではなく、第２図
に示すように、絶縁性基板１の上に、ソース電極５゜ド
レイン電極６、および両電極間に半導体Ｍ４を形成し、
さらにその上に絶縁膜３．ゲーＩＫ極２を形成し、最後
に保護膜７を形成したもの、あるいは、第３図に示すよ
うに、半導体層４とソース電極５およびドレイン電極６
との位置を上下逆転して形成されたものもある。
一般に従来のＴＰＴに用いる半導体１−とじてはＣｄ、
Ｓｅ、ＯｄＳ、あるいはＴθなどが用いられていた。非
晶質シリコン（以下、ａ−８ｉと略す）を用いようとす
る試みもあった示、蒸着法、スパッタリング法などによ
り作製され念膜は膜中の欠陥密度が大きく、かつ不純物
ドーピング効果もほとんど表われないために、使用され
るには至っていなかった。
Ｓｅ、ＯｄＳ、あるいはＴθなどが用いられていた。非
晶質シリコン（以下、ａ−８ｉと略す）を用いようとす
る試みもあった示、蒸着法、スパッタリング法などによ
り作製され念膜は膜中の欠陥密度が大きく、かつ不純物
ドーピング効果もほとんど表われないために、使用され
るには至っていなかった。
一方、スコツトランドのダンディ−大学カーネギ−物理
学研究所のダブリュー・イー・スピアならびにピー・ジ
ー・レコンバ（Ｗ、に＋５ｐｅａｒ ａｎｄＰ、 Ｇ、
Ｌｅ Ｃ！ｏｍｂｅｒ ｏｆ Ｃａｒｎｅｇｉｅ Ｌ
ａｂｏｒａ −ｔｏｒｙ ｏｆ Ｐｈｙｓｉｃｓ、Ｕｎ
ｉｖｅｒｓｉｔｙ ｏｆＤｕｎｄｅｅ、５ｃｏｔｌａｎ
ｄ ）は、ソリッド舎ステート・コミュニケーションズ
（５ｏｌｉｄ ＳｔａｔｅＣｏｍｍｕｎｉｃａｔｉｏｎ
ｓ ）の１９７５年、第１７巻１１９３〜１１９６ペー
ジに［非晶質シリコンの置換ドーピング（５ｕｂｓｔｉ
ｔｕｔｉｏｎａｌ Ｄｏｐｉｎｇｏｆ Ａｍｏｒｐｈｏ
ｕｓ ５ｉｌｉｃｏｎ ）Ｊ と度する論文を発表して
、グロー放電によるプラズマＯＶＤ法によって欠陥密度
の小さなａ −Ｓ ｉが作製できることを示し、さらに
ホウ素（Ｂ）、リンＣＰ）をドープすることによりそれ
ぞれｐ型、ｎ型のａ −８１も作製可能であることも示
し友。
学研究所のダブリュー・イー・スピアならびにピー・ジ
ー・レコンバ（Ｗ、に＋５ｐｅａｒ ａｎｄＰ、 Ｇ、
Ｌｅ Ｃ！ｏｍｂｅｒ ｏｆ Ｃａｒｎｅｇｉｅ Ｌ
ａｂｏｒａ −ｔｏｒｙ ｏｆ Ｐｈｙｓｉｃｓ、Ｕｎ
ｉｖｅｒｓｉｔｙ ｏｆＤｕｎｄｅｅ、５ｃｏｔｌａｎ
ｄ ）は、ソリッド舎ステート・コミュニケーションズ
（５ｏｌｉｄ ＳｔａｔｅＣｏｍｍｕｎｉｃａｔｉｏｎ
ｓ ）の１９７５年、第１７巻１１９３〜１１９６ペー
ジに［非晶質シリコンの置換ドーピング（５ｕｂｓｔｉ
ｔｕｔｉｏｎａｌ Ｄｏｐｉｎｇｏｆ Ａｍｏｒｐｈｏ
ｕｓ ５ｉｌｉｃｏｎ ）Ｊ と度する論文を発表して
、グロー放電によるプラズマＯＶＤ法によって欠陥密度
の小さなａ −Ｓ ｉが作製できることを示し、さらに
ホウ素（Ｂ）、リンＣＰ）をドープすることによりそれ
ぞれｐ型、ｎ型のａ −８１も作製可能であることも示
し友。
この発表により、ａ−８ｉは、価電子制御が可能な真性
半導体であること、まｆ（ＢθやＯｄＳのようなＨ−Ｍ
族系の原子の持つ有害性も無いため近年、特に注目され
る材料となっている。
半導体であること、まｆ（ＢθやＯｄＳのようなＨ−Ｍ
族系の原子の持つ有害性も無いため近年、特に注目され
る材料となっている。
最近では、ａ−１３１の持つ特徴として、（１） 低温
で形成可能であるため、大面積で安価な基板が使用可能
であること。
で形成可能であるため、大面積で安価な基板が使用可能
であること。
（２）暗導電率が１０９０−α以上と極めて高いこと。
などの利点から、ガラス基板上のＴＰＴの半導体層とし
ても大いに使用されるようになってきている。
ても大いに使用されるようになってきている。
従来、ＴＰＴに使用するａ −Ｓ ｉとしては不純物を
ドーピングしていないものが使用されてきた。
ドーピングしていないものが使用されてきた。
しかしながら、不純物をドーピングしなくても、ａ −
Ｓ ｉはその膜中の欠陥密度、すなわち原子の不整合に
よる未結合手の存在により、弱いｎ型半導体（ｎ−型）
としての特性を示す。このことはａ −Ｓ ｉ中のエネ
ルギーバンドギャップにおいてフェルミ準位が伝導帯に
近いことを示しており、ａ −Ｓ ｉ Ｔ Ｆ Ｔをス
イッチング素子として使用する場合に、ある程度以上の
高いオフ抵抗が得られず、従ってオン／オフ比の大きい
Ｔ’ Ｆ Ｔを作製することが極めて内端となっていた
。
Ｓ ｉはその膜中の欠陥密度、すなわち原子の不整合に
よる未結合手の存在により、弱いｎ型半導体（ｎ−型）
としての特性を示す。このことはａ −Ｓ ｉ中のエネ
ルギーバンドギャップにおいてフェルミ準位が伝導帯に
近いことを示しており、ａ −Ｓ ｉ Ｔ Ｆ Ｔをス
イッチング素子として使用する場合に、ある程度以上の
高いオフ抵抗が得られず、従ってオン／オフ比の大きい
Ｔ’ Ｆ Ｔを作製することが極めて内端となっていた
。
本発明は、かかる従来のａ −Ｓ ｉによるＴＰＴの欠
点を除去するために発明されたものであり、以下、本発
明を第４図を使って詳細に説明する。
点を除去するために発明されたものであり、以下、本発
明を第４図を使って詳細に説明する。
第４図は、ａ −Ｓ ｉ中に不純物をドーピングしてい
った場合の室温における伝導率の変化のグラフである。
った場合の室温における伝導率の変化のグラフである。
ここで特に着目すべき点は、ジボラン（Ｂ２ Ｈｇｈ
） によ５ａ−８ｉ中にホウ素ＣＢ）をドーピングして
いく場合に、不純物をドーピングしなかった場合に比べ
２桁以上も低い伝導率が得られるということである。
） によ５ａ−８ｉ中にホウ素ＣＢ）をドーピングして
いく場合に、不純物をドーピングしなかった場合に比べ
２桁以上も低い伝導率が得られるということである。
すなわち、弱いｎ型の伝導を示す膜にｐ型のドーパント
であるホウ素（Ｂ）をドーピングすることにより、その
ｎ型が補償され、等測的に真性半導体としての性質を示
すことを表わしている。
であるホウ素（Ｂ）をドーピングすることにより、その
ｎ型が補償され、等測的に真性半導体としての性質を示
すことを表わしている。
このことに、若干のホウ素（Ｂ）ドーピングによυ従来
以上の電気的特性を示すａ −Ｓ ｉ Ｔ Ｐ Ｔが得
られることを示している。
以上の電気的特性を示すａ −Ｓ ｉ Ｔ Ｐ Ｔが得
られることを示している。
本実施例においては、５ｉｎ４をペースガスとして１０
ｐｐｍの量のＢ２Ｈ６を混入させたガスによシ、基板温
度３００℃、ガス圧５０ ｍｔｏｒｒ、 ＲＦパワー５
Ｗの作製条件によってａ−８ｉ膜を作製した。
ｐｐｍの量のＢ２Ｈ６を混入させたガスによシ、基板温
度３００℃、ガス圧５０ ｍｔｏｒｒ、 ＲＦパワー５
Ｗの作製条件によってａ−８ｉ膜を作製した。
この条件下によって、暗導電率が１０ Ω−ｍ以上のａ
−Ｓ ｉ膜が得られた。また、このａ−８ｉを半導体
層とするＴＰＴではオン／オフ比が５桁以上の良好なス
イッチング特性を有する素子が再現性良く得られること
を確認した。
−Ｓ ｉ膜が得られた。また、このａ−８ｉを半導体
層とするＴＰＴではオン／オフ比が５桁以上の良好なス
イッチング特性を有する素子が再現性良く得られること
を確認した。
以上、詳述したごとく、本発明はａ −Ｓ ｉ膜中の局
在準位密度を若干のホウ素によって減少させ、より真性
に近い半導体層を形成する仁とにより、特性の良好なＴ
Ｆ’Ｔを得ようとするものであり、本発明の利用価値は
極めて大きいものである。
在準位密度を若干のホウ素によって減少させ、より真性
に近い半導体層を形成する仁とにより、特性の良好なＴ
Ｆ’Ｔを得ようとするものであり、本発明の利用価値は
極めて大きいものである。
第１図から第６図は代表的な従来のＴＰＴの構造を示す
断面図である。 第４図は本発明を説明するためのもので、ａ−８１に不
純物をドーピングしていった場合の眠気伝導度の変化を
示す図である。 １・・・・・・絶縁性基板 ２・・・・・・ゲート電極 ５・・・・・・ゲート絶縁膜 ４・・・・・・半導体層 ５・・・・・・ソース電極 ６・・・・・・ドレイン電極 ′ ７・・・・・・保護膜 第１図 第２図
断面図である。 第４図は本発明を説明するためのもので、ａ−８１に不
純物をドーピングしていった場合の眠気伝導度の変化を
示す図である。 １・・・・・・絶縁性基板 ２・・・・・・ゲート電極 ５・・・・・・ゲート絶縁膜 ４・・・・・・半導体層 ５・・・・・・ソース電極 ６・・・・・・ドレイン電極 ′ ７・・・・・・保護膜 第１図 第２図
Claims (1)
- ゲート電極と、ソースおよびドレイン゛電極と、前記ゲ
ート成極に接して形成される絶縁膜と、該絶縁膜上に接
して形成されかつその両端がそれぞれ前記ソースおよび
ドレイン電極と接する半導体層とを有する絶縁性基板上
に形成された薄膜トランジスタにおいて、前記半導体層
が原子嬢度で１０ｐｐｍ以下のホウ素を象む非晶質ケイ
素であることを％伎とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58234729A JPS60124976A (ja) | 1983-12-12 | 1983-12-12 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58234729A JPS60124976A (ja) | 1983-12-12 | 1983-12-12 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124976A true JPS60124976A (ja) | 1985-07-04 |
Family
ID=16975447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58234729A Pending JPS60124976A (ja) | 1983-12-12 | 1983-12-12 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124976A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63278376A (ja) * | 1987-05-11 | 1988-11-16 | Seiko Epson Corp | 薄膜トランジスタ |
| JPH03105927A (ja) * | 1989-09-13 | 1991-05-02 | Xerox Corp | 電子装置 |
-
1983
- 1983-12-12 JP JP58234729A patent/JPS60124976A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63278376A (ja) * | 1987-05-11 | 1988-11-16 | Seiko Epson Corp | 薄膜トランジスタ |
| JPH03105927A (ja) * | 1989-09-13 | 1991-05-02 | Xerox Corp | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Billah et al. | High‐performance coplanar dual‐channel a‐InGaZnO/a‐InZnO semiconductor thin‐film transistors with high field‐effect mobility | |
| Kim et al. | High‐performance vacuum‐processed metal oxide thin‐film transistors: a review of recent developments | |
| King et al. | A low-temperature (< or= 500 degrees C) silicon-germanium MOS thin-film transistor technology for large-area electronics | |
| KR930020726A (ko) | 절연게이트형 반도체장치 및 그 제작방법 | |
| Lee et al. | Cu2O p-type thin-film transistors with enhanced switching characteristics for CMOS logic circuit by controlling deposition condition and annealing in the N2 atmosphere | |
| US4127861A (en) | Metal base transistor with thin film amorphous semiconductors | |
| KR840001605B1 (ko) | 박막 트랜지스터 | |
| Shan et al. | Improved high-performance solution processed In₂O₃ thin film transistor fabricated by femtosecond laser pre-annealing process | |
| Cho et al. | Inserting interfacial layer for atomic-scaled hydrogen control to enhance electrical properties of InZnO TFTs | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| KR101625207B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPS60124976A (ja) | 薄膜トランジスタ | |
| CN102709316A (zh) | 一种3d氧化物半导体薄膜晶体管及其制备方法 | |
| JPS59105373A (ja) | 記憶装置 | |
| KR101450841B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| CN105702684A (zh) | 阵列基板及阵列基板的制备方法 | |
| JPH04186635A (ja) | 薄膜半導体装置及びその製造方法 | |
| WO2024000631A1 (zh) | 一种薄膜晶体管及其制备方法、显示面板 | |
| JPS6058675A (ja) | 薄膜半導体装置の製造方法 | |
| JPS61220369A (ja) | 薄膜電界効果素子 | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| EP0283878A1 (en) | Field effect transistor | |
| JPS60251666A (ja) | 薄膜トランジスタ | |
| CN119894054B (zh) | 一种金属氧化物薄膜晶体管及其制备方法 |