JPS6012720B2 - デイジタル電荷転送デバイス - Google Patents
デイジタル電荷転送デバイスInfo
- Publication number
- JPS6012720B2 JPS6012720B2 JP53054355A JP5435578A JPS6012720B2 JP S6012720 B2 JPS6012720 B2 JP S6012720B2 JP 53054355 A JP53054355 A JP 53054355A JP 5435578 A JP5435578 A JP 5435578A JP S6012720 B2 JPS6012720 B2 JP S6012720B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- electrode
- transfer device
- charge transfer
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 2
- 239000000969 carrier Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 9
- 238000005036 potential barrier Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/454—Output structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/456—Structures for regeneration, refreshing or leakage compensation
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Networks Using Active Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
この発明は一つの半導体層の上に絶縁して一連の転送電
極が設けられこれらの電極に互に移相したクロック電圧
が印加され、出力側には基体半導体層に対して逆導電形
の領域がありこの領域が第一参照電位を断続的に投入す
るスイッチと一つのトランジスタ段の入力端とに結合さ
れているディジタル電極転送デバイスに関するものであ
る。
極が設けられこれらの電極に互に移相したクロック電圧
が印加され、出力側には基体半導体層に対して逆導電形
の領域がありこの領域が第一参照電位を断続的に投入す
るスイッチと一つのトランジスタ段の入力端とに結合さ
れているディジタル電極転送デバイスに関するものであ
る。
この種のデバイスは Ｋｏｓｏｎｏｃｋｙ、Ｃｈａｒ戦
−Ｃｏｎｐｌｅｄ Ｄｅｖｉｃｅ − Ａｎ ｏ〜ｅｗ
ｉｅｗ 、 ＷｅｓｃｏｎＴｅＣｈｎｉＣａｌ Ｐａｐ
ｅ岱、１８、〔２１１〕ｐｌ−２０（１９７４）に記載
されている。この装置ではディジタル入力信号として順
次に送られてくる論理状態が評価され例えば論理状態“
１”では第一転送電極の下の電位の谷にキャリャが集め
られ、“０”ではそれが集められない。個々の評価の間
ではそれまでに作られたキャリャが予め定められた数の
電極間隔だけ転送されるからディジタル入力信号は一連
のキャリャ集群に変えられその形で半導体層内を電極列
に沿って入力側の逆導電形領域に向って歩動的に送られ
る。上記の文献の第１０ｂ図に示されている出力側の電
界効果トランジスタ段は最初ディジタル出力信号の第一
論理信号レベルを送り出すが出力側領域にキャリャ集群
が到達すると第二論理信号レベルの送り出しを開始し、
入力信号に対応し通常は反転された出力信号が形成され
る。しかし熱によって発生したキャリャに基く階流のた
め付加的なキャリャが電極の下に集められ信号の経過に
誤差を生ずる。別の誤差の原因としては必ずしも総ての
キャリャが一つの転送電極から次の転送電極に送られな
いことが挙げられる。これらの誤差により出力信号の電
位上昇が低下し多くの場合に正しい信号の伝達は不可能
となる。この点を考えて出力信号の論理状態の間に完全
な電位上昇関係を回復させる再生回路が使用されている
。集積ＭＯＳ回路では基生用として第一電荷転送デバイ
スに並べて同じ基板上に第二の同種デバイスを設けこれ
を同じクロック電圧で駆動することが提案されている（
ｌＥＥＥ Ｊｏｕｒｎａｌ ｏｆＳｏｌｉｄ−Ｓ鷺ｔｅ
ＣｉｒｃｕｉｔｓＳＣ−７、ｐ．２３７−２４２（１９
７２））。
−Ｃｏｎｐｌｅｄ Ｄｅｖｉｃｅ − Ａｎ ｏ〜ｅｗ
ｉｅｗ 、 ＷｅｓｃｏｎＴｅＣｈｎｉＣａｌ Ｐａｐ
ｅ岱、１８、〔２１１〕ｐｌ−２０（１９７４）に記載
されている。この装置ではディジタル入力信号として順
次に送られてくる論理状態が評価され例えば論理状態“
１”では第一転送電極の下の電位の谷にキャリャが集め
られ、“０”ではそれが集められない。個々の評価の間
ではそれまでに作られたキャリャが予め定められた数の
電極間隔だけ転送されるからディジタル入力信号は一連
のキャリャ集群に変えられその形で半導体層内を電極列
に沿って入力側の逆導電形領域に向って歩動的に送られ
る。上記の文献の第１０ｂ図に示されている出力側の電
界効果トランジスタ段は最初ディジタル出力信号の第一
論理信号レベルを送り出すが出力側領域にキャリャ集群
が到達すると第二論理信号レベルの送り出しを開始し、
入力信号に対応し通常は反転された出力信号が形成され
る。しかし熱によって発生したキャリャに基く階流のた
め付加的なキャリャが電極の下に集められ信号の経過に
誤差を生ずる。別の誤差の原因としては必ずしも総ての
キャリャが一つの転送電極から次の転送電極に送られな
いことが挙げられる。これらの誤差により出力信号の電
位上昇が低下し多くの場合に正しい信号の伝達は不可能
となる。この点を考えて出力信号の論理状態の間に完全
な電位上昇関係を回復させる再生回路が使用されている
。集積ＭＯＳ回路では基生用として第一電荷転送デバイ
スに並べて同じ基板上に第二の同種デバイスを設けこれ
を同じクロック電圧で駆動することが提案されている（
ｌＥＥＥ Ｊｏｕｒｎａｌ ｏｆＳｏｌｉｄ−Ｓ鷺ｔｅ
ＣｉｒｃｕｉｔｓＳＣ−７、ｐ．２３７−２４２（１９
７２））。
第一デバイスの半導体層内には転送電極の下に逆導電形
の半導体領域があり第二デバイスの入口電極となる転送
電極に結合される。二進入力信号を表わす第一デバイス
のキャリャは第二デバイスの入口転送電極の電位を制御
し、第二デバイスの出力側において信号の評価が行われ
る。この場合誤りのない信号伝達が行われるための前提
条件は入口転送電極が第一デバイス中を転送された電荷
を検知する際充分大きな電位差が加えられることである
。冒頭に挙げた電荷転送デバイスにフリップフ。
の半導体領域があり第二デバイスの入口電極となる転送
電極に結合される。二進入力信号を表わす第一デバイス
のキャリャは第二デバイスの入口転送電極の電位を制御
し、第二デバイスの出力側において信号の評価が行われ
る。この場合誤りのない信号伝達が行われるための前提
条件は入口転送電極が第一デバイス中を転送された電荷
を検知する際充分大きな電位差が加えられることである
。冒頭に挙げた電荷転送デバイスにフリップフ。
Ｉソプ回路を含むＭＯＳ再生論理回路を設けたものは既
に発表されている（ｌＥＥＥＪｏｍ船ｌｏｆＳｏｌｉｄ
一Ｓｔａｔｅ ＣｉｒＣｕｉは、ＳＣ−１１〔１〕ｐ．
１８一２４（ｉ９７６））。この装置には出力側の逆導
電形領域の電位と共に一つの参照電位が加えられる。こ
の参照電位は後にコンパレータ回路を持つ別の電荷転送
デバイスにおいて論理状態“０”と“１’’を評価する
際の出力側領域の電位差として形成されるものである。
フリツプ・フロップの出力端からはこの参照電位が出力
側領域の電位の上にあるかに従って充分な電位差を持つ
ディジタル信号が送り出される。しかしこれに対しては
極めて高度の回路技術が要求される。この公知装置では
出力側の逆導電形領域の前に半導体層に対して絶縁され
た一つの電極が別に設けられる。この電極は予め与えら
れた別の参照電位に接続され電位障壁を形成する。この
発明の目的は冒頭に挙げたディジタル電荷転送デバイス
において外部からの妨害の影響を受けることのなく正し
い電圧関係を保持する出力信号を送り出すことができる
ようにすることである。
に発表されている（ｌＥＥＥＪｏｍ船ｌｏｆＳｏｌｉｄ
一Ｓｔａｔｅ ＣｉｒＣｕｉは、ＳＣ−１１〔１〕ｐ．
１８一２４（ｉ９７６））。この装置には出力側の逆導
電形領域の電位と共に一つの参照電位が加えられる。こ
の参照電位は後にコンパレータ回路を持つ別の電荷転送
デバイスにおいて論理状態“０”と“１’’を評価する
際の出力側領域の電位差として形成されるものである。
フリツプ・フロップの出力端からはこの参照電位が出力
側領域の電位の上にあるかに従って充分な電位差を持つ
ディジタル信号が送り出される。しかしこれに対しては
極めて高度の回路技術が要求される。この公知装置では
出力側の逆導電形領域の前に半導体層に対して絶縁され
た一つの電極が別に設けられる。この電極は予め与えら
れた別の参照電位に接続され電位障壁を形成する。この
発明の目的は冒頭に挙げたディジタル電荷転送デバイス
において外部からの妨害の影響を受けることのなく正し
い電圧関係を保持する出力信号を送り出すことができる
ようにすることである。
この目的は出力側の逆導電形領域の前にある最後の転送
電極をトランジスタ段の一の接続点に電位結合し、この
接続点は一つの論理レベルを表わす電荷量が出力側領域
に送り込まれる際残りの転送電極の下においての電位変
化にほぼ対応して電位変化を起すものとし、出力側領域
の前の最後の転送電極と出力側領域との間に基体半導体
層に対して絶縁された別の電極を設けこの電極を接続点
Ａの電位を超えない中間値を持つ参照電位に接続するこ
とによって達成される。
電極をトランジスタ段の一の接続点に電位結合し、この
接続点は一つの論理レベルを表わす電荷量が出力側領域
に送り込まれる際残りの転送電極の下においての電位変
化にほぼ対応して電位変化を起すものとし、出力側領域
の前の最後の転送電極と出力側領域との間に基体半導体
層に対して絶縁された別の電極を設けこの電極を接続点
Ａの電位を超えない中間値を持つ参照電位に接続するこ
とによって達成される。
この発明によるデバイスの長所は製作の容易な出力段を
使用してディジタル出力信号の入力信号に対するビット
誤差率を極めて低く保つことができ、同時に出力信号が
最高の電位シフトを示すことである。
使用してディジタル出力信号の入力信号に対するビット
誤差率を極めて低く保つことができ、同時に出力信号が
最高の電位シフトを示すことである。
出力側領域の前に電位障壁を作るための参照電位がこの
電位シフトを低下させることはない。図面に示した実施
例についてこの発明を更に詳細に説明する。
電位シフトを低下させることはない。図面に示した実施
例についてこの発明を更に詳細に説明する。
第１図にこの発明による２相電荷転送の概略を示す。
１はｐ形のシリコン基板でありその表面は絶縁層例えば
Ｓｊ０２層２で覆われ、この絶縁層内に電極Ｅ１，１１
ｂ，１２ｂ・・…・ｎｌｂおよびｎ２ｂと電極１１ａ，
１２ａ，・・・・・・ｎｌａ，ｎ２ａおよびＲＩが図に
示すように上下二段に設けられている。
Ｓｊ０２層２で覆われ、この絶縁層内に電極Ｅ１，１１
ｂ，１２ｂ・・…・ｎｌｂおよびｎ２ｂと電極１１ａ，
１２ａ，・・・・・・ｎｌａ，ｎ２ａおよびＲＩが図に
示すように上下二段に設けられている。
これらの電極の上には更に絶縁層を設けることができる
が図には簡単のためこの絶縁層は示されていない。電極
組１１ａ，１１ｂは共通の接続点１１により一つのクロ
ック電圧ＵＩに接続される。クロック電圧の時間経過ダ
イヤグラムは第４図に示す。次の電極組１２ａ，１２ｂ
は共通接続線１２によりクロック電圧Ｕ２に接続され、
以下の電極組も同様にして順次にクロック電圧Ｕ１，Ｕ
２，Ｕ１，・・・・・・に接続される。電極列の最後に
ある電極組ｎｌａ，ｎｌｂおよびｎ２ａ，ｎ２ｂの中前
の電極組は接続線ｎｌによりクロック電圧ＵＩに接続さ
れるが後のものはクロック電圧Ｕ２ではなく第４図に示
されている電圧ＵＲＫに接続される。このように配置さ
れた電極は転送電極と呼ばれている。
が図には簡単のためこの絶縁層は示されていない。電極
組１１ａ，１１ｂは共通の接続点１１により一つのクロ
ック電圧ＵＩに接続される。クロック電圧の時間経過ダ
イヤグラムは第４図に示す。次の電極組１２ａ，１２ｂ
は共通接続線１２によりクロック電圧Ｕ２に接続され、
以下の電極組も同様にして順次にクロック電圧Ｕ１，Ｕ
２，Ｕ１，・・・・・・に接続される。電極列の最後に
ある電極組ｎｌａ，ｎｌｂおよびｎ２ａ，ｎ２ｂの中前
の電極組は接続線ｎｌによりクロック電圧ＵＩに接続さ
れるが後のものはクロック電圧Ｕ２ではなく第４図に示
されている電圧ＵＲＫに接続される。このように配置さ
れた電極は転送電極と呼ばれている。
電極ＥＩは入口電極であって回路の入力端Ｅに結ばれ、
最後の電極ＲＩには接続線Ｒが接触している。３は電荷
転送デバイスのソース領域となるｎ＋ドーブ領域であり
、４は出力側のｎ十ドーブ領域である。
最後の電極ＲＩには接続線Ｒが接触している。３は電荷
転送デバイスのソース領域となるｎ＋ドーブ領域であり
、４は出力側のｎ十ドーブ領域である。
出力側領域４は接続線５を通して電界効果スイッチング
・トランジスタＴＩのソース領域と結ばれる。このトラ
ンジスタのドレン領域は第一参照電圧ＵＲ，に接続され
る。ＧＩはＴＩのゲート電極接続線である。ＴＩのソー
ス接触は第二の電界効果トランジスタＴ２のゲート電極
に結ばれ、Ｔ２のソース接触はインピーダンス６を介し
て地雷位に接続される。Ｔ２のドレン接触はクロック電
圧Ｕ２と結ばれている。Ｔ２のソース接続線とインピー
ダンス６の接続線との交点は同時に回路出口Ａでありこ
こから出力信号が取り出される。点Ａは出力側領域４の
前にある最後の転送電極の共通接続線ｎ２と結ばれてい
る。第４図に示したクロック電圧ＵＩの作用でその正電
圧パルスＰ１，Ｐ２，Ｐ３，・・・・・・の一つが到達
したとき例えば時刻ｔｌに転送電極の下の基板１の表面
の電位ＣＩは第２図に示した分布となる。第２図には電
極列の下において基板１の長さ方向にとった軸Ｓ上の電
位ＪＩが示されている。パルスＰＩが印加されている転
送電極の下に電位の谷ＰＴ１，ＰＴ２等が形成される。
領域３から基板１に少数キャリャが注入され、同時に入
力端Ｅに高いレベルのディジタル入力信号が加えられる
と電極１１ｂの下にある電位の谷ＰＴＩはこのキャリャ
によって実質的に満たされる。クロック電圧Ｕ２の次の
正パルスＰ１′が到達すると例えば時刻ｔ２に電位の谷
ＰＴＩ等が移動しそこに集められていたキャリャｓ方向
に次の転送電極の下に移され、基板１の表面には第３図
に示した電位分布が作られる。第２図の電位の谷ＰＴ３
はトランジスタＴＩのゲートに加えられた電圧ＵＧ１（
第４図）の正パルスＰ１ｒがトランジスタＴＩを導適状
態とし、領域４がパルスＰＩ″の継続時間中参照電位Ｕ
Ｒ，に置かれそれによって第一参照電位ＪＲＩに戻され
るために形成されるものである。第２図に領域４の中は
ｓ４で示されている。接続線Ｒは常に第二参照電圧に接
続されるが、この参照電圧は電極ＲＩの下に第二参照電
位ＪＲ２を作る。各パルス（ＰＩ″）の背面の斜面が終
ると領域４は再び電圧ＵＲ，から遮断され、フローティ
ングと呼ばれる状態に移される。領域４が電位ＯＲ，を
保持するかこの電位がフローティング状態でも余り変化
しない場合にはＴ２は導通状態でありＵ２の一つのパル
スＰＩ′の存続中インピーダンス６または点Ａには電圧
Ｕ２にほぼ対応する電圧ＵＲＫがかかる。これにより時
刻ｔ２には第４図に示した電圧関係と第３図の右半分に
実線で示した電位分布Ｊ２が得られる。この場合ｎ２の
電圧ＵＲＫにより電位の谷ＰＴ４も形成されている。第
３図に斜線を引いて面積に示すように電位の谷ＰＴ４に
キャリャ群が送り込まれると領域区間ｓ４において一定
の電位障壁を越えて拡がり矢印で示したように電位ＵＲ
，が移動する。
・トランジスタＴＩのソース領域と結ばれる。このトラ
ンジスタのドレン領域は第一参照電圧ＵＲ，に接続され
る。ＧＩはＴＩのゲート電極接続線である。ＴＩのソー
ス接触は第二の電界効果トランジスタＴ２のゲート電極
に結ばれ、Ｔ２のソース接触はインピーダンス６を介し
て地雷位に接続される。Ｔ２のドレン接触はクロック電
圧Ｕ２と結ばれている。Ｔ２のソース接続線とインピー
ダンス６の接続線との交点は同時に回路出口Ａでありこ
こから出力信号が取り出される。点Ａは出力側領域４の
前にある最後の転送電極の共通接続線ｎ２と結ばれてい
る。第４図に示したクロック電圧ＵＩの作用でその正電
圧パルスＰ１，Ｐ２，Ｐ３，・・・・・・の一つが到達
したとき例えば時刻ｔｌに転送電極の下の基板１の表面
の電位ＣＩは第２図に示した分布となる。第２図には電
極列の下において基板１の長さ方向にとった軸Ｓ上の電
位ＪＩが示されている。パルスＰＩが印加されている転
送電極の下に電位の谷ＰＴ１，ＰＴ２等が形成される。
領域３から基板１に少数キャリャが注入され、同時に入
力端Ｅに高いレベルのディジタル入力信号が加えられる
と電極１１ｂの下にある電位の谷ＰＴＩはこのキャリャ
によって実質的に満たされる。クロック電圧Ｕ２の次の
正パルスＰ１′が到達すると例えば時刻ｔ２に電位の谷
ＰＴＩ等が移動しそこに集められていたキャリャｓ方向
に次の転送電極の下に移され、基板１の表面には第３図
に示した電位分布が作られる。第２図の電位の谷ＰＴ３
はトランジスタＴＩのゲートに加えられた電圧ＵＧ１（
第４図）の正パルスＰ１ｒがトランジスタＴＩを導適状
態とし、領域４がパルスＰＩ″の継続時間中参照電位Ｕ
Ｒ，に置かれそれによって第一参照電位ＪＲＩに戻され
るために形成されるものである。第２図に領域４の中は
ｓ４で示されている。接続線Ｒは常に第二参照電圧に接
続されるが、この参照電圧は電極ＲＩの下に第二参照電
位ＪＲ２を作る。各パルス（ＰＩ″）の背面の斜面が終
ると領域４は再び電圧ＵＲ，から遮断され、フローティ
ングと呼ばれる状態に移される。領域４が電位ＯＲ，を
保持するかこの電位がフローティング状態でも余り変化
しない場合にはＴ２は導通状態でありＵ２の一つのパル
スＰＩ′の存続中インピーダンス６または点Ａには電圧
Ｕ２にほぼ対応する電圧ＵＲＫがかかる。これにより時
刻ｔ２には第４図に示した電圧関係と第３図の右半分に
実線で示した電位分布Ｊ２が得られる。この場合ｎ２の
電圧ＵＲＫにより電位の谷ＰＴ４も形成されている。第
３図に斜線を引いて面積に示すように電位の谷ＰＴ４に
キャリャ群が送り込まれると領域区間ｓ４において一定
の電位障壁を越えて拡がり矢印で示したように電位ＵＲ
，が移動する。
これによって電気伝導性が低下したトランジスタＴ２の
作用でＡ点の電圧ＵＲＫが降下し、電極層ｎ２ａ，ｎ２
ｂの下の電位が第３図に矢印で示したように変化する。
ｓ４とｎ２ａ，ｎ２ｂの下の電位の最後の到達点は第３
図に斜線を引いて示され、第４図では時刻ｔ３において
ある。Ａ点においての電圧を時刻ｔ２およびｔ３後にお
いて次のパルスＰＩ″の前に検知すると上記のフィード
バック過程がない場合基板１に伝送された低い論理信号
しベル即ち“０”に対応するより高いＵＲＫのレベルが
得られるがフィードバック作用がある場合には高い論理
信号レベル“１”に対応する低いＵＲＫ電圧レベルが測
定される。第二参照電位ＪＲ２は点Ａとｎ２ａ，ｎ２ｂ
の下との間の電位変化の一つの中間値に対応する。
作用でＡ点の電圧ＵＲＫが降下し、電極層ｎ２ａ，ｎ２
ｂの下の電位が第３図に矢印で示したように変化する。
ｓ４とｎ２ａ，ｎ２ｂの下の電位の最後の到達点は第３
図に斜線を引いて示され、第４図では時刻ｔ３において
ある。Ａ点においての電圧を時刻ｔ２およびｔ３後にお
いて次のパルスＰＩ″の前に検知すると上記のフィード
バック過程がない場合基板１に伝送された低い論理信号
しベル即ち“０”に対応するより高いＵＲＫのレベルが
得られるがフィードバック作用がある場合には高い論理
信号レベル“１”に対応する低いＵＲＫ電圧レベルが測
定される。第二参照電位ＪＲ２は点Ａとｎ２ａ，ｎ２ｂ
の下との間の電位変化の一つの中間値に対応する。
この場合ＪＲ２の値はＲＩの下の電位障壁が“１”を表
わすキャリャ群だけを通過させるように選ばれる。例え
ば転送中晴流の影響により誤差を生じた“１”信号はｎ
２ａ，ｎ２ｂの下の電位の谷を電位障壁の高さまで埋め
ることなくｓ４領域およびｎ２ａ，ｎ２ｂの下で電位の
移動が発生することはない。従ってこのような誤差の原
因は考慮する必要なく、出力点Ａにおいての電圧シフト
の減少は起らない。第１図において想定した基板１と層
３および４の間の導電形の関係は逆にすることができる
。
わすキャリャ群だけを通過させるように選ばれる。例え
ば転送中晴流の影響により誤差を生じた“１”信号はｎ
２ａ，ｎ２ｂの下の電位の谷を電位障壁の高さまで埋め
ることなくｓ４領域およびｎ２ａ，ｎ２ｂの下で電位の
移動が発生することはない。従ってこのような誤差の原
因は考慮する必要なく、出力点Ａにおいての電圧シフト
の減少は起らない。第１図において想定した基板１と層
３および４の間の導電形の関係は逆にすることができる
。
その上任意の構成の電荷転送デバイスもク。ック駆動方
式の異なるものを含めてこの発明の考えに従って構成す
ることができる。しかしいずれの場合においても逆導電
形出力側領域の前にある最後の転送電極は通常それに加
えられるクロック電圧から外して自由に接続し、出力側
の逆導電形領域にキャリャ群を移したとき転送電極の下
においてのクロック電圧の影響によって生ずる電位変化
に対応する振幅変化を受ける電圧を出力側のトランジス
タ回路の接続点を通して加える。第５図に示した実施例
においては第１図の電荷転送デバイスにその接続点Ａを
介して第二の同様に構成された電荷転送デバイスが結合
されている。
式の異なるものを含めてこの発明の考えに従って構成す
ることができる。しかしいずれの場合においても逆導電
形出力側領域の前にある最後の転送電極は通常それに加
えられるクロック電圧から外して自由に接続し、出力側
の逆導電形領域にキャリャ群を移したとき転送電極の下
においてのクロック電圧の影響によって生ずる電位変化
に対応する振幅変化を受ける電圧を出力側のトランジス
タ回路の接続点を通して加える。第５図に示した実施例
においては第１図の電荷転送デバイスにその接続点Ａを
介して第二の同様に構成された電荷転送デバイスが結合
されている。
この第二電荷転送デバイスの基板１′もＰ形にドープさ
れｎ＋ドーブ領域３′がキャリャ注入領域となる。入力
電極ＥＩ′は接続点Ａと結ばれ、３′とＢＩ′の間に設
けられた参照電極対ＲＥは電位の谷ＰＨ４と電位障壁Ｐ
ＳＩを作る。領域３″の接続線を通して加えられる電圧
Ｕｉｄの各正電圧パルスＰ…（第４図）の間に注入され
たキャリャは高い信号レベルに際してはそのときに形成
される電位の谷ＰＴ６に達し、低い信号レベルに際して
はこのようなことがなく、次のパルスＰ′′′が加えら
れている間に領域３′または電位の谷ＰＴ５に戻る。こ
のようにして電極ＥＩ′の下には一連のキャリャ集群が
形成されるがこのキャリャ集群は領域４を介して電極ｎ
２ｂの下にキャリャ群が存在しないことが確められたと
き常に発生する。電位の谷ＰＴ６中に形成されたキャリ
ャ群はそこから出て基板内１′内を通常接続線ＶＳ１，
ＶＳ２等を介してクロック電圧を加えられる転送電極の
作用で第５図の装置の右側の出力端に向って転送される
。
れｎ＋ドーブ領域３′がキャリャ注入領域となる。入力
電極ＥＩ′は接続点Ａと結ばれ、３′とＢＩ′の間に設
けられた参照電極対ＲＥは電位の谷ＰＨ４と電位障壁Ｐ
ＳＩを作る。領域３″の接続線を通して加えられる電圧
Ｕｉｄの各正電圧パルスＰ…（第４図）の間に注入され
たキャリャは高い信号レベルに際してはそのときに形成
される電位の谷ＰＴ６に達し、低い信号レベルに際して
はこのようなことがなく、次のパルスＰ′′′が加えら
れている間に領域３′または電位の谷ＰＴ５に戻る。こ
のようにして電極ＥＩ′の下には一連のキャリャ集群が
形成されるがこのキャリャ集群は領域４を介して電極ｎ
２ｂの下にキャリャ群が存在しないことが確められたと
き常に発生する。電位の谷ＰＴ６中に形成されたキャリ
ャ群はそこから出て基板内１′内を通常接続線ＶＳ１，
ＶＳ２等を介してクロック電圧を加えられる転送電極の
作用で第５図の装置の右側の出力端に向って転送される
。
第１図と第５図はそれぞれこの発明の互に異なる実施例
を示し第２図と第３図と第４図は第１図の装置の電位分
布と情報読出し中の電位分布の変化と電圧の時間経過を
示すダイヤグラムである。 第１図において１は基板、２は絶縁層、３と４は逆導電
形領域、ＥＩは入力端電極、ＲＩは出力端電圧、１１ａ
，１１ｂ，１２ａ，１２ｂおよびｎｌａ，ｎｉｂ，ｎ２
ａ，ｎ２ｂは転送電極、ＴＩとＴ２はトランジスタ段で
ある。Ｆｉ９．１ 口９．２ Ｆｉ９．３ Ｆｉ９．４ Ｆｉ９．５
を示し第２図と第３図と第４図は第１図の装置の電位分
布と情報読出し中の電位分布の変化と電圧の時間経過を
示すダイヤグラムである。 第１図において１は基板、２は絶縁層、３と４は逆導電
形領域、ＥＩは入力端電極、ＲＩは出力端電圧、１１ａ
，１１ｂ，１２ａ，１２ｂおよびｎｌａ，ｎｉｂ，ｎ２
ａ，ｎ２ｂは転送電極、ＴＩとＴ２はトランジスタ段で
ある。Ｆｉ９．１ 口９．２ Ｆｉ９．３ Ｆｉ９．４ Ｆｉ９．５
Claims (1)
- 【特許請求の範囲】 １ 出力側の逆導電形領域４の前に設けられた最後の転
送電極ｎ２ａ，ｎ２ｂが一つの論理レベル（“１”）を
表わす電荷量が出力側領域４に送り込まれる際に残りの
転送電極１１ａ，１１ｂ，１２ａ，１２ｂ，……の下に
おいての電位変化にほぼ対応する電位変化を起すトラン
ジスタ段Ｔ２の接続点Ａと電位結合されていること、出
力側領域の前の最後の転送電極と出力側領域との間に基
体半導体層に対して絶縁された別の電極Ｒ１が設けられ
この電極が接続点Ａの電位を超えない中間値を持つ第二
の参照電位に接続されていることを特徴とする一つの半
導体層の上に絶縁して設けられた一連の転送電極に互に
移相されたクロツク電圧が印加され、出力側には基体半
導体層に対して逆導電形の領域があり領域は第一参照電
位を断続的に投入するスイツチと一つのトランジスタ段
の入力端に結合されているデイジタル電荷転送デバイス
。 ２ 接続点Ａが互に直列に一つの給電源に接続されてい
る一つの電荷効果トランジスタのソース・ドレン区間と
一つの負荷素子６との結合点であることを特徴とする特
許請求の範囲第１項記載の電荷転送デバイス。 ３ 接続点Ａがソース・フオロワ接続の電界効果トラン
ジスタのソース接触であることを特徴とする特許請求の
範囲第２項記載の電荷転送デバイス。 ４ 接続点Ａが同時にデイジタル回路出力端となってい
ることを特徴とする特許請求の範囲第２項または第３項
記載の電荷転送デバイス。 ５ 電界効果トランジスタのドレン接触にクロツク電圧
の一つが加えられることを特徴とする特許請求の範囲第
２項乃至第４項の一つに記載の電荷転送デバイス。 ６ 接続点Ａが別の電荷転送デバイスの入力電極に結合
されていることを特徴とする特許請求の範囲第１項乃至
第５項の一つに記載の電荷転送デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2721039.5 | 1977-05-10 | ||
| DE2721039A DE2721039C2 (de) | 1977-05-10 | 1977-05-10 | Digitale Ladungsverschiebeanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53139940A JPS53139940A (en) | 1978-12-06 |
| JPS6012720B2 true JPS6012720B2 (ja) | 1985-04-03 |
Family
ID=6008536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53054355A Expired JPS6012720B2 (ja) | 1977-05-10 | 1978-05-08 | デイジタル電荷転送デバイス |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4242600A (ja) |
| JP (1) | JPS6012720B2 (ja) |
| BE (1) | BE866926A (ja) |
| CA (1) | CA1124403A (ja) |
| DE (1) | DE2721039C2 (ja) |
| FR (1) | FR2390802A1 (ja) |
| GB (1) | GB1599830A (ja) |
| IT (1) | IT1095739B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229802U (ja) * | 1985-07-31 | 1987-02-23 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848464A (ja) * | 1981-09-17 | 1983-03-22 | Nec Corp | 電荷転送装置 |
| US4513431A (en) * | 1982-06-07 | 1985-04-23 | International Business Machines Corporation | Charge coupled device output circuit structure |
| NL8500863A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Ladingsoverdrachtinrichting. |
| JP2509740B2 (ja) * | 1989-07-07 | 1996-06-26 | 株式会社東芝 | 電荷転送装置 |
| US5748035A (en) * | 1994-05-27 | 1998-05-05 | Arithmos, Inc. | Channel coupled feedback circuits |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2501934C2 (de) * | 1974-01-25 | 1982-11-11 | Hughes Aircraft Co., Culver City, Calif. | Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens |
| US3937985A (en) * | 1974-06-05 | 1976-02-10 | Bell Telephone Laboratories, Incorporated | Apparatus and method for regenerating charge |
| US3986059A (en) * | 1975-04-18 | 1976-10-12 | Bell Telephone Laboratories, Incorporated | Electrically pulsed charge regenerator for semiconductor charge coupled devices |
| DE2541686A1 (de) * | 1975-09-18 | 1977-03-24 | Siemens Ag | Regenerierschaltung fuer ladungsgekoppelte elemente |
| US4047051A (en) * | 1975-10-24 | 1977-09-06 | International Business Machines Corporation | Method and apparatus for replicating a charge packet |
| US4092549A (en) * | 1976-12-20 | 1978-05-30 | Hughes Aircraft Company | Charge comparator |
-
1977
- 1977-05-10 DE DE2721039A patent/DE2721039C2/de not_active Expired
-
1978
- 1978-04-19 US US05/897,939 patent/US4242600A/en not_active Expired - Lifetime
- 1978-05-02 FR FR7812929A patent/FR2390802A1/fr active Granted
- 1978-05-03 IT IT22955/78A patent/IT1095739B/it active
- 1978-05-08 JP JP53054355A patent/JPS6012720B2/ja not_active Expired
- 1978-05-09 GB GB18384/78A patent/GB1599830A/en not_active Expired
- 1978-05-09 CA CA302,952A patent/CA1124403A/en not_active Expired
- 1978-05-10 BE BE187575A patent/BE866926A/xx unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229802U (ja) * | 1985-07-31 | 1987-02-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2721039A1 (de) | 1978-11-16 |
| FR2390802A1 (fr) | 1978-12-08 |
| JPS53139940A (en) | 1978-12-06 |
| GB1599830A (en) | 1981-10-07 |
| BE866926A (fr) | 1978-09-01 |
| DE2721039C2 (de) | 1986-10-23 |
| CA1124403A (en) | 1982-05-25 |
| FR2390802B1 (ja) | 1983-08-19 |
| US4242600A (en) | 1980-12-30 |
| IT1095739B (it) | 1985-08-17 |
| IT7822955A0 (it) | 1978-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3819959A (en) | Two phase charge-coupled semiconductor device | |
| US3660697A (en) | Monolithic semiconductor apparatus adapted for sequential charge transfer | |
| CA1224567A (en) | Semiconductor memory using multiple level storage structure | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| GB1457253A (en) | Semiconductor charge transfer devices | |
| US3662356A (en) | Integrated circuit bistable memory cell using charge-pumped devices | |
| CA1256996A (en) | Charge-coupled device | |
| JP2513795B2 (ja) | Ｍｏｓ型半導体記憶装置 | |
| US4264964A (en) | Dynamic memory cell of the charge transfer type applicable in particular to a shift register | |
| US4242600A (en) | Digital CCD arrangement | |
| US3986059A (en) | Electrically pulsed charge regenerator for semiconductor charge coupled devices | |
| US3683206A (en) | Electrical storage element | |
| US3908182A (en) | Non-volatile memory cell | |
| US4350902A (en) | Input stage for a monolithically integrated charge transfer device which generates two complementary charge packets | |
| US4211937A (en) | Multi-channel charge coupled transfer device | |
| JP2732231B2 (ja) | 両方向の電荷結合素子 | |
| US3999166A (en) | Static semiconductor storage element | |
| JP2586724B2 (ja) | 半導体メモリ | |
| US4336604A (en) | Monolithic static memory cell | |
| US3967136A (en) | Input circuit for semiconductor charge transfer device circulating memory apparatus | |
| US4236170A (en) | Gate controlled negative resistance semiconductor device | |
| KR950007453B1 (ko) | 집적 회로 | |
| JPH03295268A (ja) | 半導体装置 | |
| JPS6315753B2 (ja) | ||
| JPS586235B2 (ja) | Ｍｉｓ ガタトランジスタカイロ |