JPS6013376B2 - 系統安定化装置 - Google Patents

Description

【発明の詳細な説明】 本発明は系統安定化装置に係り、特に同期機の自動電圧
調整装置（以下ＡＶＲと称する）に付加する系統安定化
装置（以下ＰＳＳ装置と称する）に関する。

ＰＳＳ装置は電力系統に並列して運転される同期機の励
磁をその端子電圧が一定値になるようにＡＶＲで制御し
たのでは同期機を含めた電力系統の電気機械的な電力動
揺に対する制動力があまり得られず安定度が悪くなるた
め、ＡＶＲに同期機の回転子速度（以下△のと呼ぶ）や
同期機様子電圧の周波数（以下△Ｆと呼ぶ）や同期機の
入力又は出力電力（以下△Ｐと呼ぶ）等を補助的信号と
して加え、これにより電力動揺に対する制動力を増し安
定度の向上を図るものであり、近年大容量長距離送電の
安定度向上策の一つとして注目されるようになって来た
。

第１図はかかる従来のＰＳＳ装置のブロック図を示すも
ので、同図中２はシグナルリセット回路、４は位相補償
回路、６は増幅回路、８はリミッタ回路をそれぞれ示す
ものである。

かかる構成に於いて、まず安定化信号、例えば△の，△
Ｆ，△Ｐ等の信号を検出器（図示せず）にて検出すると
、それをシグナルリセットと呼ばれる不完全微分回路か
ら成るシグナルリセット回路２を通す、前記シグナルリ
セツト回路２の伝達関数ＧｓはＧｓ＝ＴｓＲ・Ｓ／（１
十ＴｓＴ・Ｓ）……（１）という形で表現できる。

但し、ＴｓＲは時定数、Ｓはラプラス演算子である。前
記シグナルセット回路２の役割は、系統と同期機との間
で持つ電力動揺は周波数成分（通常は０．５〜２ＨＺ位
）は伝達するが、それ以下のゆっくりとした周波数成分
は取り除き、近似的に定常値からの変化分の信号とする
と同時に、比較的遅い変化に対しては安定化信号出力が
一方向に片寄ったものとならないようにするものである
。その後に位相補償回路４と増幅回路６が続くが、これ
らは安定化信号を前記の電力動揺に対して効果のある位
相でＡＶＲに加える働きをする。最後にリミッタ回路８
を通すが、これは俺Ｓ装置の出力を一定値以内に制限し
て、同期機の端子電圧を過度に変化させるのを抑制する
如く作用するものである。以上述べた如き構成に於いて
、今安定化信号が通常の電力動揺の周波数岬に比較して
大幅にゆっくりと変化する場合を考える。

かかる事例は、発電機の負荷遮断や系統故障に伴う電力
需給の不平衡により系統周波数がゆっくりと低下してゆ
く場合とか、発電機が系統不荷の需要に応じて出力制御
される場合とか、揚水発電所に於て起動したポンプ水車
に注水して揚水が開始される場合とか等に起こり得る事
である。このように安定化信号として使用される信号が
一方向に連続して変化してゆく時、増幅回路６の出力は
一方向に片寄り、リミッタ回路８では連続してリミッタ
にかかってしまうことになる。従って、同期機端子電圧
も、ＡＶＲで設定された基準値から一方向に偏寄され、
結局はリミッタ回路８の設定リミット値と同じだけ電圧
が上ったままあるいは下がったままとなる。その結果、
同期機の界磁電流や電機子電流も定格値を超えてしまう
場合があり、これが長時間継続することは好ましくない
。更に、このようにＰＳＳ出力がリミットにかかってし
まった状態では電力動揺に制動を与える周波数成分につ
いても伝達されないのでＰＳＳの効果はほとんどなくな
り、従って系の安定度をもおびやかすこととなる。第２
図は、一例として△Ｐ信号の唯Ｓ装置を装備した同期機
の応答を示す説明図で、特に揚水発電所の発電電動機に
於ける発電運転で発電機出力を最大に遠く増加させ、約
１分間で無負荷から９０％負荷まで出力を増加する場合
のＰＳＳ装置の応答の状態を例示するものである。

即ち、△Ｐ信号の出力変化を捨つてＰＳＳ出力はリミッ
タの設定値ＶＬにひっかかってしまい、その値を出力増
加中保持しており、その結果同期機端子電圧はＡＳＲの
設定値よりＶＬだけ下がった状態に放瞳される。第１図
に示した従来の回路構成に於いて、かかる不都合を除去
するには以下の２通りの方法が考えられる。

即ちトｉつはシグナルリセットの時定数ＴｓＲを短くし
、ゆっくりとした変化成分に対するＭＳ装置の出力を小
さくすることであり、他の１つは、ＰＳＳ装置のリミッ
タ幅を狭め電圧の片寄りを小さく抑えることである。

しかしながら、前者の方法の如くシグナルリセットの充
分な効果を持たせるためにＴｓＲを小さく選ぶと制動効
果を期待する鰭力動播の周波数領域の位相特性にも影響
を与え、通常状態での安定度の向上度合を減ずることに
なり、一方、後者では電圧の偏寄を小さくできてもゆっ
くりとした一方向の変化が続いている時の安定度への寄
与が全然なく、また通常状態に於いても少しのかく乱で
鞘Ｓ出力がリミッ外こかかり安定度への寄与を減ずるこ
とになる等の新たな不都合を生ずる事となる。

第３図ある系統と同期機について動態安定限界を計算し
た一例を示す特性図であり、Ａは定励磁の場合の安定限
界、ＢはＡＶＲのみ場合の安定限界、ＣはＡＶＲに△Ｐ
信号の系統安定化を付加した場合でシグナルリセット時
定数ＴｓＲ３秒に設定した時の安定限界、ＤはＣの場合
と同様でＴ８Ｒを０．筋段‘こ設定した時の安定限界を
それぞれ示すもので、いずれも曲線の内側が安定領域と
なる。

ちなみに、Ｐは電力、Ｑは無効電力、ｅｔは端子電圧を
それぞれ示すものである。第３図からも明らかな如く、
ＡＶＲのみで制動効果が減殺されて定励磁の場合よりも
安定領域が狭くなり、適切な斑Ｓを付加することにより
安定領域がズ和風こ拡がり、シグナルリセットの時定数
ＴｓＲを小さくすると俺Ｓの効果が減少して安定領域が
あまり拡がらない。

一方、負荷が１分間程度で雰から定格負荷くらいまで連
続して一様に増加してゆくような場合、ＰＳＳ出力の片
寄りによる電圧の片寄りを３％程度に抑えるには上記の
例の場合では、シグナルリセットの時定数ＴｓＲを０．
鏡砂程度とする必要があり通常状態での安定度面から見
ると相当安定度を犠牲にする設定が必要となる。

従って、本発明の目的は上記従来技術の欠点を除去し、
特殊な外乱下に於いても安定化効果を高め、より安定し
た制御系を実現なし得る系統安定化（ＰＳＳ）装置を提
供するにある。

更に詳細には、本発明は安定化信号が連続して一方向に
ゆっくりと変化してゆく場合にＰＳＳ出力が一方向に片
寄り、同期機端子電圧ＡＶＲによる設定値から長時間偏
寄した状態に置いてしまったり、あるいはそれを防止す
るために設けた俺Ｓ出力に対するリミツタのためにＰＳ
Ｓ効果が弱められてしまうのを防止し、ＰＳＳの効果を
高めた新規の系統安定化（賄Ｓ）装置を提供するもので
ある。

第４図は本発明の一実施例に係るＰＳＳ装置のブロック
図を示すもので、同図中２−１，２一２はそれぞれ第１
，第２のシグナルセット回路「 １０はしベル検出回路
、１２は前記第１のシグナルセット回路２−１，にバイ
アスを加算するバイアス回路である。かかる構成に於い
て、今、入力信号が一定方向に連続して変化すると、第
１及び第２のシグナルセット回路２−１，２−２出力に
はその変化速度に応じた定常電圧が現われる。

レベル検出回路１０はこの第２のシグナルセット回路２
−２の出力が予め定められた一定の値を一定時間以上継
続して上まわった時勢作して、バイアス回路１２から第
１のシグナルセット回路２−１に加算されるバイアス入
力を一定速度で安定化信号入力と逆向きに変化させる。
このような構成とすることにより安定化信号入力が一方
向に連続して変化してシグナルセット回路に定常出力が
現われても、これがバイアスの変化により抑制されて第
１のシグナルセット回路２一’の出力は抑制され、ＰＳ
Ｓ出力が抑制され、従って、リミッタ回路８の設定リミ
ット値にＰＳＳ出力が偏寄るという不都合が解消され〜
更に入力が一方向に連続して変化している場合もその中
に含まれている系統動揺成分については、バイアスの変
化選を一定としているため、ほとんど影響を受けずに後
続回路に伝達されるので鴨Ｓ装置本来の動作に悪影響を
与えない。もちろん、第４図示構成に於いても、バイア
ス回路１２からはバイアスの変化速度が大きいと悪影響
が出てくるのが、実際のバイアス変化速度としては適切
な値を選択できるので特に問題とはならない。

即ち「安定化信号入力が△Ｐ信号の場合一定方向に連続
して変化する場合の信号変化速度は最大９０パーセント
／分（但し１００パーセントは同期機定格負荷）、即ち
１．ふぐーセント／秒程度である。

一方、系統と同期機間で発生する電力動揺は通常０．５
ＨＺ〜２Ｈｚであるから、０．５ＨＺの場合を考えると
これは松ｉｎ打ｔ（但しＡは動揺の振幅、ｔ‘ま時間で
単位は秒）と表現でき、その変化率はＡｗｃｏｓ汀ｔ／
秒であり、最大変化率はＡけ／秒である。従って、同期
機定格電力の１′ぐ−セントの動揺があるとその成分の
信号変化速度はけパーセント／秒であり、一定方向の変
化速度１．５パーセント／秒よりも大きくなり、信号の
一定方向の連続変化を全てバイアス変化で打消すに必要
なバイアス変化１．５ャーセント／秒を実際に一定方向
の連続変化がないときに行っても動揺成分には大きな影
響を与えない。第５図は第４図のブロック図の中で、特
に本発明の回路構成上重要なしベル検出回路１０とバイ
アス回路１２と正規信号とバイアスとの両方を受けるこ
とのできるシグナルセット回路２一１の具体的な構成を
示す回路構成図を示すもので、同図中、ＯＡＩ〜ＯＡ６
は演算増幅器、ＲＩ〜Ｒ１３は抵抗器、ＤＩ〜Ｄ２はダ
イオード、ＺＤＩ〜■２はッェナーダィオード、ＲＹＩ
〜ＲＹ２は継電器、ＲＨＩ〜ＲＨ４は可変抵抗器、ＱＩ
〜Ｑ２はトランジスタ、ＣＩ〜Ｃ４はコンデンサ、Ｖｐ
は正の電源、ＶＮは負の電源である。

尚、演算増幅器ＯＡＩ〜ＯＡ６の電源回路の図示は省略
している。かかる構成中、演算増幅器ＯＡＩ〜ＯＡ３と
その周辺回路でシグナルリセット回路２−１が構成され
ており、Ｖ，はシグナルリセット回路２一１の入力、Ｖ
４は一定速度で変化できるバイアス、Ｖ２はシグナルリ
セット回路２−１の出力である。

シグナルリセツト回路２−１の構成に注目すると、各信
号Ｖ，，Ｖ２，Ｖ４の関係はとなる。

Ｖ３は第２のシグナルセット回路２−１の出力で、Ｖ３
が負の場合、Ｖ３が可変抵抗器ＲＨＩで設定した値より
も小さな値、即ち、絶対値が大きくなると演算増幅器Ｏ
Ａ４の出力が増加してゆき、ッェナーダイオードＺＤＩ
の電圧を超えるとトランジスタＱＩが導通し、継電器Ｒ
ＹＩが励磁される。

これに対してＶ３の値が設定値よりも大きくなると演算
増幅器にＡ４の出力が減少し、その値がッェナーダイオ
ードＺＤＩの電圧以下になるとトランジスタＱＩが不導
通となり継電器ＲＹＩが復帰する。Ｖ３が正の場合には
可変抵抗器ＲＨ２で設定した値に基いて演算増幅器ＯＡ
５、継電器ＲＹ２が同じように動作する。即ち、演算増
幅器ＯＡ４，ＯＡ５、継電器ＲＹ１，ＲＹ２の回路がＶ
３のしベルを時限をもって検出する。一方、演算増幅器
ＯＡ６とコンデンサＣ４とは積分回路を構成しており、
継電器ＲＹＩが動作すればバイアス回路１２の出力であ
るバイアスＶ４は一定速度で増加し、総電器ＲＹ２が動
作するとバシアスＶ４は一定速度で減少する。

即ち、バイアス回路１２はバイアスＶ４を一定速度で変
化させる事が出釆る訳であるが、その変化速度は可変抵
抗器ＲＨ３とＲＨ４で調整できる。次に、第４図及び第
５図で示した構成を第３図に示す如き事例に適用した場
合の動作について説明する。

ちなみに、第１のシグナルリセット回路２‐１の時定数
は３秒、ＰＳＳ装置として総合ゲインは３倍である。一
方、第２のシグナルリセツト回路２−２の時定数も３秒
とし、その出力を受けているレベル検出器１０はシグナ
ルリセツト回路２−２への入力が０．５パーセント／秒
で動作するように設定し、レベル検出器１０が動作した
時には第１のシグナルリセット回路２一１への入力が１
パーセント／秒で変化するように設定する。この設定で
通常のＰＳＳ動作としては充分な効果があることは第３
図で説明した通りである。一方、負荷が連続して一方向
に変化する場合について説明するに、負荷が１．をゞー
セント／秒で連続変化するとしベル検出器１０が動作し
、バイアスが１パーセント／砂で変化させられるので第
１のシグナルリセット回路で２一１への等価入力は０．
ふゞーセント／秒となり、俺Ｓ装置の定常出力は４．５
パーセント（０．５パーセント／秒×３秒×３倍）とな
る。負荷変化速度が１パーセント／秒の時にはバイアス
変化とちょうど打消し合い、凶Ｓ装置の定常出力は「０
」となるが「負荷変化速度が０．５パーセントノ秒より
わずかに大きいときはレベル検出器１０が動作し、バイ
アス変化が略０．ふぐーセソトノ秒だけ大きすぎる事と
なり、バイアス変化の向きにＰＳＳ装置の定常出力が４
．ふｒーセント出ることになる。又、負荷変化速度が０
．ふぐーセントノ秒より小さい時はバイアス変化は起ら
ないのでＰＳＳ装置定常出力は最大４．６ぐーセントと
なる。即ち、負荷が連続して一方向に１．５パーセント
／秒以下の速度で変化する場合の鴨Ｓ装置定常出力は４
．５ぐ−セント以下になる。負荷が連続して一方向に変
化する場合のＭＳ定常出力を更に小さくしようとすれば
、レベル検出器を複数個設け、そのレベルに対応した複
数のバイアス変化速度を設けることで実現できる。

例えば、前例で、レベル検出を０．３パーセント／秒、
０．沙ぐーセント／秒の２レベルとし、０．３ぐーセン
ト／秒以上であるというレベル検出が行なわれた時はバ
イアスを０．＆ぐーセント／秒で変化させ、０．９ｆ−
セント／秒以上であるというレベル検出が行なわれた時
はバイアスを１．２パーセント／秒で変化させることで
シグナルリセット回路への等価入力の連続変化速度は最
大０．ぷぐーセント／秒となりＰＳＳ装置の定常出力を
最大２．７パーセントに抑制することができるものであ
る。以上述べた如く本発明に依れば、ＰＳＳの効果を同
期機の種々の運転状態に於いて充分に発揮させることが
でき安定度の向上に大きく寄与なし得る囚Ｓ装置を得る
事ができるもので、その実用効果は大である。

尚、上記実施例に於いては、ＰＳＳ装置の回路構成に於
ける信号の流れを、シグナルリセツト回路、位相補償回
路、増幅回路、リミッタ回路とした場合を例示したが、
シグナルリセット回路、位相補償回路、増幅回路のＨ風
序が入れ換っても本発明の主旨を変えるものではない。

又、姿回路結線に於いては、回路構成の一部が省略でき
る場合が多く、例えば△Ｐ信号を使用する時は等に位相
補償を要しないことが多い。また、回路構成の一部を一
つの回路で構成し分離して考えられない場合もあり、例
えば鴇難厚回路とりミッタ回路が一体となっているもの
がある。しかし、回路構成の細部の変更に依って特に発
明の主旨が変わるものではなく、本発明の実施を妨げる
ものではない。

【図面の簡単な説明】

第１図は従来の系統安定化装置のブロック図、第２図は
出力電力（△Ｐ）信号の系統安定化装置を装備した同期
機の応答を示す説明図、第３図はある系統と同期機につ
いて動態安定限界を計算した一例を示す特性図、第４図
は本発明の一実施例に係る系統安定化装置のブロック図
、第５図は第４図のブロック図中、本発明の回路構成上
重要な回路の具体的な構成を示す回路構成図である。 ２，２−１，２‐２…シグナルリセット回路、４・・・
位相補償回路、６・・・増幅回路、８・・・リミッタ回
路、１０・・・レベル検出回路、１２・・・バイアス回
路。 第１図 第２図 第３図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. １ 同機期の回転数、端子電圧の周波数、電気的入出力
   あるいはこれらと等価な信号あるいはこれらの組み合せ
   を安定化入力とし、電力系統に接続される同期機の自動
   電圧調整装置に与えて系統の安定化を行う系統安定化装
   置に於いて、前記安定化入力を不完全微分する第１と第
   ２の不完全微分回路と、前記第２の不完全微分回路の出
   力レベルを少なくとも１個の設定値に対して比較するレ
   ベル検出回路と、前記レベル検出回路出力に基いて、前
   記第１の不完全微分回路の入力に、入力信号と逆方向に
   変化するバイアス信号を加算するバイアス回路及び前記
   第１の不完全微分回路の出力信号を自動電圧調整装置に
   出力する出力回路を備える事を特徴とする系統安定化装
   置。