JPS60136320A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60136320A
JPS60136320A JP58243951A JP24395183A JPS60136320A JP S60136320 A JPS60136320 A JP S60136320A JP 58243951 A JP58243951 A JP 58243951A JP 24395183 A JP24395183 A JP 24395183A JP S60136320 A JPS60136320 A JP S60136320A
Authority
JP
Japan
Prior art keywords
substrate
multilayer wiring
sic
wiring
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58243951A
Other languages
English (en)
Other versions
JPH0444419B2 (ja
Inventor
Hiroaki Doi
土居　博昭
Tatsuji Sakamoto
坂本　達事
Toshihiro Yamada
山田　俊宏
Motohiro Sato
佐藤　元宏
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58243951A priority Critical patent/JPS60136320A/ja
Publication of JPS60136320A publication Critical patent/JPS60136320A/ja
Publication of JPH0444419B2 publication Critical patent/JPH0444419B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は絶縁基板に複数のＳｌチップが実装された半導
体装置、特に発熱量の多いＳｉチップの放熱に好適な半
導体装置に関するものである。
〔発明の背景〕
従来のこの種の半導体装置においては、例えば特開昭５
７−２５９１号に開示されているようにアルミナセラミ
ック基板（ＡＱ、Ｏ３板）にＷなどの配線を施している
。このＡＱ□０３基板の熱伝導率は小さいため、発熱量
の多い半導体素子を接続すると放熱が不十分となるとい
う欠点があった。
〔発明の目的〕
本発明の目的は放熱性能の高い半導体装置を提供するこ
とにある。
〔発明の概要〕
炭化ケイ素（ＳｉＣと略す）は熱伝導率（０，６５ｃａ
ｌ／　ｃｍ−ｓｅｃ・℃）が高い絶縁材料であるという
点から放熱性能の高い多層配線基板材料に適していると
考えられてきた。しかし、ＳｉＣ上に従来の方法によっ
てＷメタライズなどの配線導体を作成しようとすると、
配線導体がはがれてしまうため、ＳｉＣを用いた半導体
装置は作られていない。
そこで本発明者らは、鋭意検討した結果ＳｉＣへの配線
導体作成法として配線導体をＳｉＣへ拡散接合すること
を試みた。
〔発明の実施例〕
以下、本発明の半導体装置の実施例を第１図。
第２図により説明する。第１図は断面図、第２図は第１
図のキャップを取り除いたものの平面図である。第１図
において貫通孔内にＡｌ１を入れられたＳｉＣ基板２は
Ａ　Ｑ配線３と拡散接合され多層配線基板を形成してい
る。この多層配線基板の下面にはリード線４が付けられ
、上面にははんだ５を介してＳｉチップ６が接合されて
いる。多層配線基板には低融点ガラス７によってキャッ
プ８が取伺けられている。第１図において、配線導体は
ＡＱ以外にも、ＳｉＣ基板２と拡散接合が可能で、電気
抵抗の小さい金属であれば良い。又、貫通孔内に入れる
材料はＡＱ以外にも、貫通孔に充”Ｃん可能で電気抵抗
の小さい金属であればよい。
なお、配線導体をＳ　ｉ　Ｃ２に接合する場合、配線導
体は基板全面に渡り導体パターン加工を施したものを用
いる場合と部分パターン加工を施したものを用いる場合
がある。又、配線導体をエツチングにより形成し′Ｃも
よい。拡散接ａを完ｒした多層基板には配線導体の厚さ
にほぼ等しい微小隙間ができるため、強制空冷時にＳｉ
Ｃの放熱面積を増加させる効果がある。
〔発明の効果〕
本発明によれば、Ｓｉチップを熱伝導率の太きい材料に
拡散接合ができるので、放熱性能の高い半導体装置を得
ることができる。
【図面の簡単な説明】
第１図は本発明の半導体装置一実施例の断面図。 第２図は第１図においてキャップを　いたも□のの平面
図である。 １・・・ＡＱ、２・・・５ｉＣ１３・・・ＡＱ配線、４
・・・リード線、５・・・はんだ、６・・・Ｓｉチップ
、７・・・低融点；ｉ′１　目 才ｚｌ￥１

Claims (1)

    【特許請求の範囲】
  1. 内部に導体を有する絶縁基板上にＳｉチップを実装した
    半導体装置において、前記絶縁基板を熱伝導性材により
    構成すると共に、この熱伝導体材と金属配線材を相互に
    重ね合わせて拡散接合し、前記金属配線材を前記導体と
    電気的に接合したことを特徴とする半導体装置。
JP58243951A 1983-12-26 1983-12-26 半導体装置 Granted JPS60136320A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58243951A JPS60136320A (ja) 1983-12-26 1983-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58243951A JPS60136320A (ja) 1983-12-26 1983-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS60136320A true JPS60136320A (ja) 1985-07-19
JPH0444419B2 JPH0444419B2 (ja) 1992-07-21

Family

ID=17111459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58243951A Granted JPS60136320A (ja) 1983-12-26 1983-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS60136320A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302832A (ja) * 1988-05-31 1989-12-06 Canon Inc 電気回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302832A (ja) * 1988-05-31 1989-12-06 Canon Inc 電気回路装置

Also Published As

Publication number Publication date
JPH0444419B2 (ja) 1992-07-21

Similar Documents

Publication Publication Date Title
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US20220375833A1 (en) Substrate structures and methods of manufacture
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
US5889324A (en) Package for a semiconductor device
JP3905580B2 (ja) 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路
JPH0758258A (ja) 改良された放熱能力を有する半導体デバイス
KR100855790B1 (ko) 마이크로전자 장치 및 이를 제조하는 방법
JP2018093114A (ja) 半導体装置
JP2017123360A (ja) 半導体モジュール
JP2004014599A (ja) 半導体装置およびその製造方法
TWI416675B (zh) 具有增加熱傳導之積體電路
US5898128A (en) Electronic component
CN110168707B (zh) 半导体装置
JPS60136320A (ja) 半導体装置
JP2004087700A (ja) 半導体装置およびその製造方法
JP3036256B2 (ja) 半導体装置
JPH05211256A (ja) 半導体装置
TWI489601B (zh) 電子元件封裝結構
KR970069482A (ko) 반도체 장치 및 그의 제조방법과 그의 실장방법
JP2008140894A (ja) 半導体装置とその製造方法
JP2002134560A (ja) 半導体装置
JPH0964252A (ja) 半導体装置
CN111584422A (zh) 半导体装置及其制造方法
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JP2765632B2 (ja) 半導体装置用パッケージ