JPS60137150A - 同期信号抽出回路 - Google Patents
同期信号抽出回路Info
- Publication number
- JPS60137150A JPS60137150A JP58249281A JP24928183A JPS60137150A JP S60137150 A JPS60137150 A JP S60137150A JP 58249281 A JP58249281 A JP 58249281A JP 24928183 A JP24928183 A JP 24928183A JP S60137150 A JPS60137150 A JP S60137150A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- circuit
- address
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/16—Digital recording or reproducing using non self-clocking codes, i.e. the clock signals are either recorded in a separate clocking track or in a combination of several information tracks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔並架上の第１用分野〕
本発明は同期４ｇ号抽出回路に関し、特に同期信号がＦ
ａｒ定時間ごとに介挿されてなるデジタル信号タ４ぎ号
の中から同期信号を抽出する場脅に通用して好適なもの
である。
ａｒ定時間ごとに介挿されてなるデジタル信号タ４ぎ号
の中から同期信号を抽出する場脅に通用して好適なもの
である。
所定の時間Ｈ隔を保つように同期４ｇ号を介挿してなる
デジタル信号として例えはテジタルビテオテールコーダ
（デジタルＶＴＲ）において処坤される例えば第１図に
示すようなビテオ悟号かある。
デジタル信号として例えはテジタルビテオテールコーダ
（デジタルＶＴＲ）において処坤される例えば第１図に
示すようなビテオ悟号かある。
すなわちビデオ信号Ｖ、Ｄ＆工画ｍＩ上の所定眺四の１
修（，１４号を表す１稼データ群１）Ａの先駆位置に当
該画面上の位！情報Ｙ［丁アドレスデータＡＤを何社て
なる１ブロック分のビデ第１ｇ号部分ＤＰを時間１列的
に順次連続的に伝送するような（８号形式をもち、かく
して谷ビデ第１ｂ号徂・分ＤＰＶＣＮされたアドレスデ
ータＡＤを基準にして１フレ一ム分のアナログビデオ信
号を肖油するようになされている。そして杓生画併を得
るために必要な同期信号をま各アドレスデータＡＤの例
えば前側位置にビデオ（７Ｊ’＠部分ＤＰの一部として
同期＜ｓ号データＳｙを介挿することによジ、１つのビ
デオ信号部分ＤＰの同期４Ｂ号データＳＹが到来した時
点から次のビデ第４Ｍ号部分ＤＰの同期１６号データ９
Ｙか到米した時点までの間隔を同期１６号の１周ル、１
として再生′￥るようになされている。
修（，１４号を表す１稼データ群１）Ａの先駆位置に当
該画面上の位！情報Ｙ［丁アドレスデータＡＤを何社て
なる１ブロック分のビデ第１ｇ号部分ＤＰを時間１列的
に順次連続的に伝送するような（８号形式をもち、かく
して谷ビデ第１ｂ号徂・分ＤＰＶＣＮされたアドレスデ
ータＡＤを基準にして１フレ一ム分のアナログビデオ信
号を肖油するようになされている。そして杓生画併を得
るために必要な同期信号をま各アドレスデータＡＤの例
えば前側位置にビデオ（７Ｊ’＠部分ＤＰの一部として
同期＜ｓ号データＳｙを介挿することによジ、１つのビ
デオ信号部分ＤＰの同期４Ｂ号データＳＹが到来した時
点から次のビデ第４Ｍ号部分ＤＰの同期１６号データ９
Ｙか到米した時点までの間隔を同期１６号の１周ル、１
として再生′￥るようになされている。
この棹のデジタルビデオ信号においては、１１１０次続
くビデオ信号部分ＤＰのアドレスデータＡＤは所定のル
２則性に従って内容が１１１次変化して行くようなアド
レス査号を付けるようになされている。
くビデオ信号部分ＤＰのアドレスデータＡＤは所定のル
２則性に従って内容が１１１次変化して行くようなアド
レス査号を付けるようになされている。
例えはアドレス沓号は各ビデオ信号部分ＤＰごとに１歪
地ずつ増大させて行くようなアドレス内容をもつように
なされ、かくして各画１）データ群ＤＡの位置情報を丹
生装置促１で判別し易くするようになされている。
地ずつ増大させて行くようなアドレス内容をもつように
なされ、かくして各画１）データ群ＤＡの位置情報を丹
生装置促１で判別し易くするようになされている。
ここで同期（ｇ号データ８Ｙは例えは１６ビツト（すな
わち２ワード）分のデータ長を翁し、当該データ長内部
の論理ｒＨＪ捷たはｒＬＪの配列（これをパターンと呼
ぶ）とじ又画像テーク群りへ内部には生じに（いよつな
パターンを選択し、かくして実際上画像データ群ＤＡが
伝送されている同に誤って同Ｍ信号データＳＹが到来し
たと判断することがないようＫなされている。
わち２ワード）分のデータ長を翁し、当該データ長内部
の論理ｒＨＪ捷たはｒＬＪの配列（これをパターンと呼
ぶ）とじ又画像テーク群りへ内部には生じに（いよつな
パターンを選択し、かくして実際上画像データ群ＤＡが
伝送されている同に誤って同Ｍ信号データＳＹが到来し
たと判断することがないようＫなされている。
このような構成のビデオ信号ＶＤをビデオ信号再生装置
において受けて同期信号を含んでなるテイジタルデータ
信号例えば槓進方式のテレビジョン信号を書物しようと
１−る場会、同期信号データＳＹを抽出する方法として
ビデオ情号杓生装置側に予め同期イぎ号データＳｙと同
じパターンな翁するデータを格納しておき、順次到来す
るビテオ信号ｖＬ）を当該基準の同期信号パターンと常
時比軟して行き、これによジ基慈同期信号パターンと同
じパターンの信号部分が到来したとぎその到来時、癖を
同期４Ｂ号データか佃１米した時点であると千」吃づ−
るような万３天が考えられる。
において受けて同期信号を含んでなるテイジタルデータ
信号例えば槓進方式のテレビジョン信号を書物しようと
１−る場会、同期信号データＳＹを抽出する方法として
ビデオ情号杓生装置側に予め同期イぎ号データＳｙと同
じパターンな翁するデータを格納しておき、順次到来す
るビテオ信号ｖＬ）を当該基準の同期信号パターンと常
時比軟して行き、これによジ基慈同期信号パターンと同
じパターンの信号部分が到来したとぎその到来時、癖を
同期４Ｂ号データか佃１米した時点であると千」吃づ−
るような万３天が考えられる。
ところかこのような方法ケ採用すると、＋１：ｌＪＭ
信号データＳＹと同じパターンのデータ配列が画像デー
タ群ＤＡ内部に発生する確率を十分に低下させて実用上
誤＃４−１１１ｉ「なさせないようにするために同期信
号データｓＹのビットむをかなり長くとる必要があり、
そのためビデオ信号ＶＤを伝送するために必要な伝送時
間が長くなる欠点がある。
信号データＳＹと同じパターンのデータ配列が画像デー
タ群ＤＡ内部に発生する確率を十分に低下させて実用上
誤＃４−１１１ｉ「なさせないようにするために同期信
号データｓＹのビットむをかなり長くとる必要があり、
そのためビデオ信号ＶＤを伝送するために必要な伝送時
間が長くなる欠点がある。
本発明は以上の点を考慮してなされたもので、ビデオ＜
ｇ＋５ｖｐ全体としてのデータ量をできるだけ短（しな
からしかも同期４ぎ号データＳＹと１ｇＩ＋１募テータ
砂１）Ａのデータ部分とを確芙に識別できるようにした
同期信号抽邑回路を提案しようと１−るものである。
ｇ＋５ｖｐ全体としてのデータ量をできるだけ短（しな
からしかも同期４ぎ号データＳＹと１ｇＩ＋１募テータ
砂１）Ａのデータ部分とを確芙に識別できるようにした
同期信号抽邑回路を提案しようと１−るものである。
かかる目的を達成するため本発明においては、一連のデ
ィジタルデータの所定の時間位置に同期信号データ及び
アドレスデータを１１１次介挿してなる伝送信号を重列
−並夕１」変換回路によって並列データに袈俟し、この
直列−並列変換回路におい℃同＃＋ ’１８号データに
対応して得られる第ｌの笈候データに丞づいて当該第１
の変換データのパターンがＷｒ足の基＊パターンと一致
しているか否かを挟出し℃第１の検出信号を得、面外−
並列変侠１回路においてアドレスデータに対応して得ら
れる第２の変換データに基づいて１．順次Ｈ【＜２つの
アドレスデータの内容が所定の規則性を有することを検
出して第２の検出信号を得、この１７１及び第２の横ｆ
、 ＠号の市坤レベルに基づいて同期出力価−号を送出
するようＫｊ“る。
ィジタルデータの所定の時間位置に同期信号データ及び
アドレスデータを１１１次介挿してなる伝送信号を重列
−並夕１」変換回路によって並列データに袈俟し、この
直列−並列変換回路におい℃同＃＋ ’１８号データに
対応して得られる第ｌの笈候データに丞づいて当該第１
の変換データのパターンがＷｒ足の基＊パターンと一致
しているか否かを挟出し℃第１の検出信号を得、面外−
並列変侠１回路においてアドレスデータに対応して得ら
れる第２の変換データに基づいて１．順次Ｈ【＜２つの
アドレスデータの内容が所定の規則性を有することを検
出して第２の検出信号を得、この１７１及び第２の横ｆ
、 ＠号の市坤レベルに基づいて同期出力価−号を送出
するようＫｊ“る。
以下図面について本発明の一笑厖例を詐述する。
第２図において、１は同期信号和；出回路で、シフトン
ジスタ構成の直列−並列亥軟回ｌ＃Ｔ２をセし、囲・１
０ｉ面夕１］的に到来するビデオ信号ｖｌ）を所定のク
ロックによって１ｉｌｆ１次Ｍ定りヒツト斂たけ助み込
むと共に、各ビットに読、み込脣れたデータを廉夕１１
データとして出力し侍るようになされている。
ジスタ構成の直列−並列亥軟回ｌ＃Ｔ２をセし、囲・１
０ｉ面夕１］的に到来するビデオ信号ｖｌ）を所定のク
ロックによって１ｉｌｆ１次Ｍ定りヒツト斂たけ助み込
むと共に、各ビットに読、み込脣れたデータを廉夕１１
データとして出力し侍るようになされている。
直列−蚤列ｇ換回路２はビデオ信号ｖ１）の入力端哄・
から順次アドレスデータ亥挾髄２Ａ及び同期イ【号デー
タ食換都２Ｓを絵絖扱縦してなｐ１アドレスデータ変換
部２人から出力される袈換データＳＥＡをアドレスデー
タラッチ回路３に与えてそのラッチ出力Ｓ２Ａをアドレ
スＩｉｔ’ｉ序判別回路４に与える。
から順次アドレスデータ亥挾髄２Ａ及び同期イ【号デー
タ食換都２Ｓを絵絖扱縦してなｐ１アドレスデータ変換
部２人から出力される袈換データＳＥＡをアドレスデー
タラッチ回路３に与えてそのラッチ出力Ｓ２Ａをアドレ
スＩｉｔ’ｉ序判別回路４に与える。
ここでアドレスＩＩＩ序判別回路４はラッチ出力Ｓ２Ａ
を１周期−Ｎ！延回路５に受けてその遅蝿出力８３をア
ドレス歩進回路６に与える。アドレス歩進回路６は１ｌ
ｌｆｆ１次到米するアドレスデータＡＩ）（第１図）の
３１関性（ｆこ鯖づいて隣り合うアドレスデータＡＤの
差に相当するデータを遅延出力８３に対して加算１−る
。第１図のビデオラミ′号ＶＤのμλ合アドレスデデー
Ａ’Ｄは順次１査班ずつ増大して行（ように構成されて
いるので、アドレス歩進回路６げ「十Ｊ」加算回路で構
成される。
を１周期−Ｎ！延回路５に受けてその遅蝿出力８３をア
ドレス歩進回路６に与える。アドレス歩進回路６は１ｌ
ｌｆｆ１次到米するアドレスデータＡＩ）（第１図）の
３１関性（ｆこ鯖づいて隣り合うアドレスデータＡＤの
差に相当するデータを遅延出力８３に対して加算１−る
。第１図のビデオラミ′号ＶＤのμλ合アドレスデデー
Ａ’Ｄは順次１査班ずつ増大して行（ように構成されて
いるので、アドレス歩進回路６げ「十Ｊ」加算回路で構
成される。
かくしてアドレス歩進回路６の出力端には樹、る＝岨：
米しているラッチ出力Ｓ２Ａ Ｋ対してタイミング的に
同期イど号データＳＹの１周期Ｔ８分だけ７ｂ去のデー
タに対してその内容を１査地たけ歩進させてなる修正ア
ドレスデータＳ４か得らｎｌこれか比較回路７において
ラッチ出力８２Ａと比較される。
米しているラッチ出力Ｓ２Ａ Ｋ対してタイミング的に
同期イど号データＳＹの１周期Ｔ８分だけ７ｂ去のデー
タに対してその内容を１査地たけ歩進させてなる修正ア
ドレスデータＳ４か得らｎｌこれか比較回路７において
ラッチ出力８２Ａと比較される。
比較回路７は修正アドレスデータＳ４０内答とラッチ出
力Ｓ２Ａの内接とか一致したとぎ例えは面埋ｒＨＪの一
致検出出力Ｓ５をＷ、カイｇ対形成回路８に与える− 一万皿タリー並列変候回路２の同期化分データ俊侠部２
Ｓから侍られる変換データＳＩＢげ同期１ｇ号検出回路
１１に与えられる。この同期信号検出回動１１（ゴ同Ｍ
信号データ５Ｙｒｔｃついて予め決められた基準パター
ンと同じデータな格飽・１しており、この信相データと
順次到来する亥侠データＳＩＢとを常時比較し、一致し
た時例えば論理「１１」に立上るタイミング検出出力Ｓ
１１を送出する。
力Ｓ２Ａの内接とか一致したとぎ例えは面埋ｒＨＪの一
致検出出力Ｓ５をＷ、カイｇ対形成回路８に与える− 一万皿タリー並列変候回路２の同期化分データ俊侠部２
Ｓから侍られる変換データＳＩＢげ同期１ｇ号検出回路
１１に与えられる。この同期信号検出回動１１（ゴ同Ｍ
信号データ５Ｙｒｔｃついて予め決められた基準パター
ンと同じデータな格飽・１しており、この信相データと
順次到来する亥侠データＳＩＢとを常時比較し、一致し
た時例えば論理「１１」に立上るタイミング検出出力Ｓ
１１を送出する。
このタイミング検出出力８１１は旧接出力信号形成回路
８に栄件佃号として与えられると共に、１周期遅延回路
１２において同報１イぎ号データＨｙの１周期Ｔ８だけ
過勉された故遅延ｆ契ル１６号８１２として出力信号形
成回路８に与えらｔろ。従って処嫉検出１ぎ号Ｓ１２か
出力信号形成回路８に与えられるタイミングは続いて伝
送されて米るビデオ信号部分ＤＰの同期信号データＳｙ
か到来したタイミングと一致することになる。
８に栄件佃号として与えられると共に、１周期遅延回路
１２において同報１イぎ号データＨｙの１周期Ｔ８だけ
過勉された故遅延ｆ契ル１６号８１２として出力信号形
成回路８に与えらｔろ。従って処嫉検出１ぎ号Ｓ１２か
出力信号形成回路８に与えられるタイミングは続いて伝
送されて米るビデオ信号部分ＤＰの同期信号データＳｙ
か到来したタイミングと一致することになる。
出力信号形成回路８は３人カアンド回路で構成され、一
致俣出出力Ｓ５及び遅延検出信号８１２が共に嗣即「Ｂ
」に豆上った状態でタイミング検出出力８１１か崗埋［
Ｊに立上ったときその立上りのタイミングで論理「１１
」となる同期出力４ｇ号ＳＯを送出する。
致俣出出力Ｓ５及び遅延検出信号８１２が共に嗣即「Ｂ
」に豆上った状態でタイミング検出出力８１１か崗埋［
Ｊに立上ったときその立上りのタイミングで論理「１１
」となる同期出力４ｇ号ＳＯを送出する。
以上の構成において順次到来する各ビデオ信号部分の同
第Ｎ番地のアドレスを廟するデータに含まれる同期信号
データＳＹか到来した恢丁度１周ル（ＴＳたけ経返した
時点で次のアドレス（Ｎ＋１）番地のビデオ信号部分Ｄ
Ｐの同期１ど号データＳＹ力櫨１１米したとすると、こ
の（Ｎ＋１）番地の同期信号データＳＹか到来したタイ
ミングにおいて１胤期遅延回路５によって遅延された釦
Ｎ番地のアドレスデータかアドレス歩進回路６において
「＋１」たけアドレス加算さオ′シた後イ糸正アドレス
データＳ４として比較回路７に与えらオする。従って修
止アドレスデータＳ４の内容は第（Ｎ＋１）番地を表し
ておジ、このときラッチ出力Ｓ２Ａとして比較回路７に
与えられている第（Ｎ＋１）番地のアドレス内容と一致
する。従って比較回路７は調理［ＨＪの一致検出出力Ｓ
５を送ａ−！−１−ろ。
第Ｎ番地のアドレスを廟するデータに含まれる同期信号
データＳＹか到来した恢丁度１周ル（ＴＳたけ経返した
時点で次のアドレス（Ｎ＋１）番地のビデオ信号部分Ｄ
Ｐの同期１ど号データＳＹ力櫨１１米したとすると、こ
の（Ｎ＋１）番地の同期信号データＳＹか到来したタイ
ミングにおいて１胤期遅延回路５によって遅延された釦
Ｎ番地のアドレスデータかアドレス歩進回路６において
「＋１」たけアドレス加算さオ′シた後イ糸正アドレス
データＳ４として比較回路７に与えらオする。従って修
止アドレスデータＳ４の内容は第（Ｎ＋１）番地を表し
ておジ、このときラッチ出力Ｓ２Ａとして比較回路７に
与えられている第（Ｎ＋１）番地のアドレス内容と一致
する。従って比較回路７は調理［ＨＪの一致検出出力Ｓ
５を送ａ−！−１−ろ。
これと同時に当彰第（Ｎ＋１）番地のビデオ信号部分Ｄ
Ｐの同期信号データＳＹが到来すると、そのタイミング
で１周期フｂ去の同期信号データＳＹに基つく遅延俣出
佃号Ｓ１２か出力１ｇ号形成回路８に与えられるから結
局画形（Ｎ＋１）番地の同期１ａ号データＳＹが到来し
た時虞で同より；出力化”号ドＯか侍ら扛ることになる
。
Ｐの同期信号データＳＹが到来すると、そのタイミング
で１周期フｂ去の同期信号データＳＹに基つく遅延俣出
佃号Ｓ１２か出力１ｇ号形成回路８に与えられるから結
局画形（Ｎ＋１）番地の同期１ａ号データＳＹが到来し
た時虞で同より；出力化”号ドＯか侍ら扛ることになる
。
このような肺１作Ｑ′１：その後年（Ｎ＋２）贅地、第
（Ｎ＋３）番地・・・の同期１５号データ８Ｙか劇１米
するごとに経！ｌｌ返され、かくして出力・１ぎサノト
成回路８には同期信号データ８Ｙ０１周期ＴＳと同じ同
期を癩゛する同期出力値−匈ＳＯを得ることができる。
（Ｎ＋３）番地・・・の同期１５号データ８Ｙか劇１米
するごとに経！ｌｌ返され、かくして出力・１ぎサノト
成回路８には同期信号データ８Ｙ０１周期ＴＳと同じ同
期を癩゛する同期出力値−匈ＳＯを得ることができる。
これに対して同期１５号データ８Ｙが１１１１次釧米す
る時ルの間にある画イ家データ荏ｆｉＤＡＫ同拓１佃号
データＳＹについて予め定められた基差パターンと同じ
パターンのデータ８１．分かあるとすると、これを同期
信号検出回路１１か検出してタイミング検出出力Ｓ１１
を発生する。しかしこのタイミングでは１周期遅延回路
１２から出力される：ｉキ延検出信号Ｓ１２の論理レベ
ルは論理ｒＨＪにはなっていない。
る時ルの間にある画イ家データ荏ｆｉＤＡＫ同拓１佃号
データＳＹについて予め定められた基差パターンと同じ
パターンのデータ８１．分かあるとすると、これを同期
信号検出回路１１か検出してタイミング検出出力Ｓ１１
を発生する。しかしこのタイミングでは１周期遅延回路
１２から出力される：ｉキ延検出信号Ｓ１２の論理レベ
ルは論理ｒＨＪにはなっていない。
因みにこのタイミングにおける１周期遅延回路１２の出
力端には１谷地Ｑｉｌの画イ徐テータ群ＤＡのデータに
ついての同期検出出力回路１１の弔ｌ別結果に和尚する
論理レベルになっているが、この遅延検出イ【号Ｓ１２
が論理「Ｈ」になる始率は非常に小さい。すなわち第（
Ｎ＋１．）番地の当該データ部分（同期信号データＳＹ
と同じパターンをもつ）に対して丁度１周期＾１Ｊのタ
イミングで当該同じパターンのデータか到来している抑
草は惟めで小さいからである。しかもこの時点は第（Ｎ
＋１）番地の同期信号データと第Ｎ番地の同報１情号デ
ータとの間にあるためアドレステークラッチ回路３のラ
ッチ出力Ｓ２Ａの内容はアドレスデータを表ｊ円容とな
っていないので、・１６正アドレスデータ５４２２びラ
ッチ出力Ｓ２Ａの内容が一致する４１「皐も物めて低い
と百い得る。
力端には１谷地Ｑｉｌの画イ徐テータ群ＤＡのデータに
ついての同期検出出力回路１１の弔ｌ別結果に和尚する
論理レベルになっているが、この遅延検出イ【号Ｓ１２
が論理「Ｈ」になる始率は非常に小さい。すなわち第（
Ｎ＋１．）番地の当該データ部分（同期信号データＳＹ
と同じパターンをもつ）に対して丁度１周期＾１Ｊのタ
イミングで当該同じパターンのデータか到来している抑
草は惟めで小さいからである。しかもこの時点は第（Ｎ
＋１）番地の同期信号データと第Ｎ番地の同報１情号デ
ータとの間にあるためアドレステークラッチ回路３のラ
ッチ出力Ｓ２Ａの内容はアドレスデータを表ｊ円容とな
っていないので、・１６正アドレスデータ５４２２びラ
ッチ出力Ｓ２Ａの内容が一致する４１「皐も物めて低い
と百い得る。
従つ″′Ｃ第２図の構成によれば、１つのビデオ信号部
分ＤＰの同動イク号データＳ Ｙか到来した時点におい
ては確実に出力４Ｗ号形成回路８０入力か全て論理「Ｈ
」になるのに対してその他の時点では入力信号か全て購
埋「Ｈ」になる確率は極ｓ４に小さくなる。このことは
同期信号データＳＹのデータ長がかなり短くなっても同
期信号データＳｙ以外のタイミングで誤って同期出力信
号ＳＯを送出するおそｔが充分に小さいことを意味して
いる。
分ＤＰの同動イク号データＳ Ｙか到来した時点におい
ては確実に出力４Ｗ号形成回路８０入力か全て論理「Ｈ
」になるのに対してその他の時点では入力信号か全て購
埋「Ｈ」になる確率は極ｓ４に小さくなる。このことは
同期信号データＳＹのデータ長がかなり短くなっても同
期信号データＳｙ以外のタイミングで誤って同期出力信
号ＳＯを送出するおそｔが充分に小さいことを意味して
いる。
なお上述においてはアドレスデータとして１杏地ずつ歩
進して行くデータを用いた場合の実施例を述べたが、こ
れに限らす要は所足の相関曲保を保ちながら変化するア
ドレスを持っていればよく・この相関に対応したアドレ
ス歩進データを使ってアドレス歩進回路６において歩進
動作乞さぜれは上述の場合と同様の効果を得ることがで
きる。
進して行くデータを用いた場合の実施例を述べたが、こ
れに限らす要は所足の相関曲保を保ちながら変化するア
ドレスを持っていればよく・この相関に対応したアドレ
ス歩進データを使ってアドレス歩進回路６において歩進
動作乞さぜれは上述の場合と同様の効果を得ることがで
きる。
また上述においてはディジタルビデ第１ｇ号を伝送する
場合に本発明を適用したかこれに限らす、璧は同期信号
データを介挿し℃なるディジタル４ｍ号に広く適用し得
る。
場合に本発明を適用したかこれに限らす、璧は同期信号
データを介挿し℃なるディジタル４ｍ号に広く適用し得
る。
以上のように本発明によれは、１１１１次続いて到来す
るビデオ信号部分の同期４６号のタイミング的な一致と
、アドレスデータの内容的な一致とを条件にして同期出
力１ｇ号を侍るようにし定ことにより同期信号データが
純米テろ時小の同Ｖこたとえ同期信号データと同じパタ
ーンのデータ部分か発生したとしてもこ扛を誤って同期
信号と羽ｉ１１．ｌｒする確率を実用上充分に小さくす
ることかでき、かくして同期１呂号データのデータ長を
短くしても誤動作を発生するおそれを有効に低慮できる
。
るビデオ信号部分の同期４６号のタイミング的な一致と
、アドレスデータの内容的な一致とを条件にして同期出
力１ｇ号を侍るようにし定ことにより同期信号データが
純米テろ時小の同Ｖこたとえ同期信号データと同じパタ
ーンのデータ部分か発生したとしてもこ扛を誤って同期
信号と羽ｉ１１．ｌｒする確率を実用上充分に小さくす
ることかでき、かくして同期１呂号データのデータ長を
短くしても誤動作を発生するおそれを有効に低慮できる
。
第１図はビデオ信号の構成を示す（ｇ号仮形図、第２図
は本発明による同期４Ｍ号抽出回路の一失施例を不１−
ブロック図である。 １・・・同期信号抽出回路、２・・・−列一亜グ１ｊ亥
侯回路、３・・・アドレスデータラツナ回路、４・−・
アドレス順序判別回路、５，１２・・・１周期遅延回路
、６・・・アドレス歩進回路、７・・・比軟回路、８・
・・出力１ｇ号形成回路、１１・・・回期信号供出回路
。
は本発明による同期４Ｍ号抽出回路の一失施例を不１−
ブロック図である。 １・・・同期信号抽出回路、２・・・−列一亜グ１ｊ亥
侯回路、３・・・アドレスデータラツナ回路、４・−・
アドレス順序判別回路、５，１２・・・１周期遅延回路
、６・・・アドレス歩進回路、７・・・比軟回路、８・
・・出力１ｇ号形成回路、１１・・・回期信号供出回路
。
Claims (1)
- 一連のテイジタルテータの所定の時間位置に同期信号デ
ータ及びアドレスデータを順次介挿してなる伝送信号を
並列データに変換するｍ列−並列変換回路と、上記ｉｍ
り１］−並列変換回路において上記同期信号データに対
応して得られる第１の変換データに基づいて当該第１の
変俣テータのパターンが所定の基環パターンと一致して
いるか否かを検出して第１の検出信号を送出する同期信
号検出回路と、上記向タ１１−並列俊侠回路において上
記アドレスデータに対応して得られる第２の亥侠データ
に基づいて、１１ＵＡ次続く２つのアドレスデータの内
容がＰｇｒ屋の規則性を々することを移出して第２の検
出信号を送出するアドレスａｇ慣；別回路と、上記第１
及び第２の検出信号の廟埋レベルに基づいて同期出力信
号を送出する出力信号形成回路とを具えることを特徴と
する四Ｍ伯号抽出（ロ）路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249281A JPS60137150A (ja) | 1983-12-26 | 1983-12-26 | 同期信号抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249281A JPS60137150A (ja) | 1983-12-26 | 1983-12-26 | 同期信号抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60137150A true JPS60137150A (ja) | 1985-07-20 |
| JPH0439818B2 JPH0439818B2 (ja) | 1992-06-30 |
Family
ID=17190626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249281A Granted JPS60137150A (ja) | 1983-12-26 | 1983-12-26 | 同期信号抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137150A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202361A (ja) * | 1986-02-28 | 1987-09-07 | Sharp Corp | 同期情報の検出装置 |
| JPS62223857A (ja) * | 1986-03-25 | 1987-10-01 | Victor Co Of Japan Ltd | 同期信号抜き出し回路 |
| JPS63133721A (ja) * | 1986-11-26 | 1988-06-06 | Casio Comput Co Ltd | ブロツクアドレス検出回路 |
| US5021897A (en) * | 1987-06-12 | 1991-06-04 | Matsushita Electric Industrial Co., Ltd. | Memory system for recording and reproducing block unit data |
| US5228041A (en) * | 1987-06-12 | 1993-07-13 | Matsushita Electric Industrial Co., Ltd. | Sync signal detection system in a memory system for recording and reproducing block unit data |
| EP0617423A3 (en) * | 1993-03-26 | 1995-06-21 | Sony Corp | Device for generating a synchronization signal. |
| US6209117B1 (en) | 1997-11-21 | 2001-03-27 | Samsung Electronics Co., Ltd. | Method for canceling abnormal synchronization signal |
-
1983
- 1983-12-26 JP JP58249281A patent/JPS60137150A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202361A (ja) * | 1986-02-28 | 1987-09-07 | Sharp Corp | 同期情報の検出装置 |
| JPS62223857A (ja) * | 1986-03-25 | 1987-10-01 | Victor Co Of Japan Ltd | 同期信号抜き出し回路 |
| JPS63133721A (ja) * | 1986-11-26 | 1988-06-06 | Casio Comput Co Ltd | ブロツクアドレス検出回路 |
| US5021897A (en) * | 1987-06-12 | 1991-06-04 | Matsushita Electric Industrial Co., Ltd. | Memory system for recording and reproducing block unit data |
| US5228041A (en) * | 1987-06-12 | 1993-07-13 | Matsushita Electric Industrial Co., Ltd. | Sync signal detection system in a memory system for recording and reproducing block unit data |
| EP0617423A3 (en) * | 1993-03-26 | 1995-06-21 | Sony Corp | Device for generating a synchronization signal. |
| US6209117B1 (en) | 1997-11-21 | 2001-03-27 | Samsung Electronics Co., Ltd. | Method for canceling abnormal synchronization signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0439818B2 (ja) | 1992-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2038593A (en) | Apparatus for extracting a synchronizing signal | |
| JPH0345476B2 (ja) | ||
| JPS60137150A (ja) | 同期信号抽出回路 | |
| JPS6340080B2 (ja) | ||
| US3396239A (en) | Signal converting system for startstop telegraph signals | |
| US4320511A (en) | Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series | |
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| US4058682A (en) | Expandable memory for PCM signal transmission | |
| US4701914A (en) | Apparatus for correcting cyclic code data stored in memory and method therefor | |
| US4253115A (en) | Process for the transmission of an audiofrequency analog signal during line-frame synchronization intervals of a television signal and apparatus for performing this process | |
| JPS6042957A (ja) | フレ−ム同期信号の検出回路 | |
| JP2982320B2 (ja) | 同期信号抽出回路 | |
| KR890000974B1 (ko) | 인터 리이브(Inetr leave)회로 | |
| JPS60137187A (ja) | 同期信号抽出回路 | |
| US4635100A (en) | Digital automatic video delay system | |
| JPH06225273A (ja) | 誤り訂正装置 | |
| JPH0946547A (ja) | 映像信号処理装置 | |
| JPH0566778B2 (ja) | ||
| JPS6037678B2 (ja) | 連続符号判別方式 | |
| JPH04311178A (ja) | 同期信号抽出回路 | |
| SU1426470A3 (ru) | Устройство дл коррекции видеосигналов | |
| JPS5938775Y2 (ja) | ビツトクロツク信号発生回路 | |
| JPS59223038A (ja) | デ−タ伝送方式 | |
| JPH07264176A (ja) | フレーム番号付加方式と信号伝送装置 | |
| JPS6258197B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |