JPH0439818B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期信号抽出回路に関し、特に同期信
号が所定時間ごとに介挿されてなるデジタルデー
タ信号の中から同期信号を抽出する場合に適用し
て好適なものである。

〔背景技術とその問題点〕

所定の時間間隔を保つように同期信号を介挿し
てなるデジタル信号として例えばデジタルビデオ
テープレコーダ（デジタルVTR）において処理
される例えば第１図に示すようなビデオ信号があ
る。

すなわちビデオ信号VDは画面上の所定範囲の
画像信号を表す画像データ群DAの先頭位置に当
該画面上の位置情報を表すアドレスデータADを
付けてなる１ブロツク分のビデオ信号部分DPを
時間直列的に順次連続的に伝送するような信号形
式をもち、かくして各ビデオ信号部分DPに付さ
れたアドレスデータADを基準にして１フレーム
分のアナログビデオ信号を再現するようになされ
ている。そして再生画像を得るために必要な同期
信号は各アドレスデータADの例えば前側位置に
ビデオ信号部分DPの一部として同期信号データ
SYを介挿することにより、１つのビデオ信号部
分DPの同期信号データSYが到来した時点から次
のビデオ信号部分DPの同期信号データSYが到来
した時点までの間隔を同期信号の１周期として再
生するようになされている。

この種のデジタルビデオ信号においては、順次
続くビデオ信号部分DPのアドレスデータADは
所定の規則性に従つて内容が順次変化して行くよ
うなアドレス番号を付けるようになされている。
例えばアドレス番号は各ビデオ信号部分DPごと
に１番地ずつ増大させて行くようなアドレス内容
をもつようになされ、かくして各画像データ群
DAの位置情報を再生装置側で判別し易くするよ
うになされている。

ここで同期信号データSYは例えば16ビツト
（すなわち２ワード）分のデータ長を有し、当該
データ長内部の論理「Ｈ」または「Ｌ」の配列
（これをパターンと呼ぶ）として画像データ群
DA内部には生じにくいようなパターンを選択
し、かくして実際上画像データ群DAが伝送され
ている間に誤つて同期信号データSYが到来した
と判断することがないようになされている。

このような構成のビデオ信号VDをビデオ信号
再生装置において受けて同期信号を含んでなるデ
イジタルデータ信号例えば標準方式のテレビジヨ
ン信号を再現しようとする場合、同期信号データ
SYを抽出する方法としてビデオ信号再生装置側
に予め同期信号データSYと同じパターンを有す
るデータを格納しておき、順次到来するビデオ信
号VDを当該基準の同期信号パターンと常時比較
して行き、これにより基準同期信号パターンと同
じパターンの信号部分が到来したときその到来時
点を同期信号データが到来した時点であると判断
するような方法が考えられる。

ところがこのような方法を採用すると、同期信
号データSYと同じパターンのデータ配列が画像
データ群DA内部に発生する確率を十分に低下さ
せて実用上誤判断をさせないようにするために同
期信号データSYのビツト数をかなり長くとる必
要があり、そのためビデオ信号VDを伝送するた
めに必要な伝送時間が長くなる欠点がある。

〔発明の目的〕

本発明は以上の点を考慮してなされたもので、
ビデオ信号VD全体としてのデータ量をできるだ
け短くしながらしかも同期信号データSYと画像
データ群DAのデータ部分とを確実に識別できる
ようにした同期信号抽出回路を提案しようとする
ものである。

〔発明の概要〕

かかる目的を達成するため本発明においては、
一連のデイジタルデータの所定の時間位置に同期
信号データ及びアドレスデータを順次介挿してな
る伝送信号を直列−並列変換回路によつて並列デ
ータに変換し、この直列−並列変換回路において
同期信号データに対応して得られる第１の変換デ
ータに基づいて当該第１の変換データのパターン
が所定の基準パターンと一致しているか否かを検
出して第１の検出信号を得、直列−並列変換回路
においてアドレスデータに対応して得られる第２
の変換データに基づいて、順次続く２つのアドレ
スデータの内容が所定の規則性を有することを検
出して第２の検出信号を得、この第１及び第２の
検出信号の論理レベルに基づいて同期出力信号を
送出するようにする。

〔実施例〕

以下図面について本発明の一実施例を詳述す
る。第２図において、１は同期信号抽出回路で、
シフトレジスタ構成の直列−並列変換回路２を有
し、時間直列的に到来するビデオ信号VDを所定
のクロツクによつて順次所定のビツト数だけ読み
込むと共に、各ビツトに読み込まれたデータを並
列データとして出力し得るようになされている。

直列−並列変換回路２はビデオ信号VDの入力
端側から順次アドレスデータ変換部２Ａ及び同期
信号データ変換部２Ｓを縦続接続してなり、アド
レスータ変換部２Ａから出力される変換データＳ
１Ａをアドレスデータラツチ回路３に与えてその
ラツチ出力Ｓ２Ａをアドレス順序判別回路４に与
える。

ここでアドレス順序判別回路４はラツチ出力Ｓ
２Ａを１周期遅延回路５に受けてその遅延出力Ｓ
３をアドレス歩進回路６に与える。アドレス歩進
回路６は順次到来するアドレスデータAD（第１
図）の相関性に基づいて隣り合うアドレスデータ
ADの差に相当するデータを遅延出力Ｓ３に対し
て加算する。第１図のビデオ信号VDの場合アド
レスデータADは順次１番地ずつ増大して行くよ
うに構成されているので、アドレス歩進回路６は
「＋１」加算回路で構成される。

かくしてアドレス歩進回路６の出力端には現在
到来しているラツチ出力Ｓ２Ａに対してタイミン
グ的に同期信号データSYの１周期TS分だけ過去
のデータに対してその内容を１番地だけ歩進させ
てなる修正アドレスデータＳ４が得られ、これが
比較回路７においてラツチ出力Ｓ２Ａと比較され
る。

比較回路７は修正アドレスデータＳ４の内容と
ラツチ出力Ｓ２Ａの内容とが一致したとき例えば
論理「Ｈ」の一致検出出力Ｓ５を出力信号形成回
路８に与える。

一方直列−並列変換回路２の同期信号データ変
換部２Ｓから得られる変換データＳ１Ｂは同期信
号検出回路１１に与えられる。この同期信号検出
回路１１は同期信号データSYについて予め決め
られた基準パターンと同じデータを格納してお
り、この格納データと順次到来する変換データＳ
１Ｂとを常時比較し、一致した時例えば論理
「Ｈ」に立上るタイミング検出出力Ｓ１１を送出
する。

このタイミング検出出力Ｓ１１は直接出力信号
形成回路８に条件信号として与えられると共に、
１周期遅延回路１２において同期信号データSY
の１周期TSだけ遅延された後遅延検出信号Ｓ１
２として出力信号形成回路８に与えられる。従つ
て遅延検出信号Ｓ１２が出力信号形成回路８に与
えられるタイミングは続いて伝送されて来るビデ
オ信号部分DPの同期信号データSYが到来したタ
イミングと一致することになる。

出力信号形成回路８は３入力アンド回路で構成
され、一致検出出力Ｓ５及び遅延検出信号Ｓ１２
が共に論理「Ｈ」に立上つた状態でタイミング検
出出力Ｓ１１が論理「Ｈ」に立上つたときその立
上りのタイミングで論理「Ｈ」となる同期出力信
号Ｓ０を送出する。

以上の構成において順次到来する各ビデオ信号
部分の内第Ｎ番地のアドレスを有するデータに含
まれる同期信号データSYが到来した後丁度１周
期TSだけ経過した時点で次のアドレス（Ｎ＋１）
番地のビデオ信号部分DPの同期信号データSYが
到来したとすると、この（Ｎ＋１）番地の同期信
号データSYが到来したタイミングにおいて１周
期遅延回路５によつて遅延された第Ｎ番地のアド
レスデータがアドレス歩進回路６において「＋
１」だけアドレス加算された後修正アドレスデー
タＳ４として比較回路７に与えられる。従つて修
正アドレスデータＳ４の内容は第（Ｎ＋１）番地
を表しており、このときラツチ出力Ｓ２Ａとして
比較回路７に与えられている第（Ｎ＋１）番地の
アドレス内容と一致する。従つて比較回路７は論
理「Ｈ」の一致検出出力Ｓ５を送出する。

これと同時に当該第（Ｎ＋１）番地のビデオ信
号部分DPの同期信号データSYが到来すると、そ
のタイミングで１周期過去の同期信号データSY
に基づく遅延検出信号Ｓ１２が出力信号形成回路
８に与えられるから結局当該（Ｎ＋１）番地の同
期信号データSYが到来した時点で同期出力信号
Ｓ０が得られることになる。

このような動作はその後第（Ｎ＋２）番地、第
（Ｎ＋３）番地……の同期信号データSYが到来す
るごとに繰り返され、かくして出力信号形成回路
８には同期信号データSYの１周期TSと同じ周期
を有する同期出力信号Ｓ０を得ることができる。

これに対して同期信号データSYが順次到来す
る時点の間にある画像データ群DAに同期信号デ
ータSYについて予め定められた基準パターンと
同じパターンのデータ部分があるとすると、これ
を同期信号検出回路１１が検出してタイミング検
出出力Ｓ１１を発生する。しかしこのタイミング
では１周期遅延回路１２から出力される遅延検出
信号Ｓ１２の論理レベルは論理「Ｈ」にはなつて
いない。

因みにこのタイミングにおける１周期遅延回路
１２の出力端には１番地前の画像データ群DAの
データについての同期検出出力回路１１の判別結
果に相当する論理レベルになつているが、この遅
延検出信号Ｓ１２が論理「Ｈ」になる確率は非常
に小さい。すなわち第（Ｎ＋１）番地の当該デー
タ部分（同期信号データSYと同じパターンをも
つ）に対して丁度１周期前のタイミングで当該同
じパターンのデータが到来している確率は極めて
小さいからである。しかもこの時点は第（Ｎ＋
１）番地の同期信号データと第Ｎ番地の同期信号
データとの間にあるためアドレスデータラツチ回
路３のラツチ出力Ｓ２Ａの内容はアドレスデータ
を表す内容となつていないので、修正アドレスデ
ータＳ４及びラツチ出力Ｓ２Ａの内容が一致する
確率も極めて低いと言い得る。

従つて第２図の構成によれば、１つのビデオ信
号部分DPの同期信号データSYが到来した時点に
おいては確実に出力信号形成回路８の入力が全て
論理「Ｈ」になるのに対してその他の時点では入
力信号が全て論理「Ｈ」になる確率は極端に小さ
くなる。このことは同期信号データSYのデータ
長がかなり短くなつても同期信号データSY以外
のタイミングで誤つて同期出力信号Ｓ０を送出す
るおそれが充分に小さいことを意味している。

なお上述においてはアドレスデータとして１番
地ずつ歩進して行くデータを用いた場合の実施例
を述べたが、これに限らず要は所定の相関関係を
保ちながら変化するアドレスを持つていればよ
く、この相関に対応したアドレス歩進データを使
つてアドレス歩進回路６において歩進動作をさせ
れば上述の場合と同様の効果を得ることができ
る。

また上述においてはデイジタルビデオ信号を伝
送する場合に本発明を適用したがこれに限らず、
要は同期信号データを介挿してなるデイジタル信
号に広く適用し得る。

〔発明の効果〕

以上のように本発明によれば、順次続いて到来
するビデオ信号部分の同期信号のタイミング的な
一致と、アドレスデータの内容的な一致とを条件
にして同期出力信号を得るようにしたことにより
同期信号データが到来する時点の間にたとえ同期
信号データと同じパターンのデータ部分が発生し
たとしてもこれを誤つて同期信号と判断する確率
を実用上充分に小さくすることができ、かくして
同期信号データのデータ長を短くしても誤動作を
発生するおそれを有効に低減できる。

【図面の簡単な説明】

第１図はビデオ信号の構成を示す信号波形図、
第２図は本発明による同期信号抽出回路の一実施
例を示すブロツク図である。 １……同期信号抽出回路、２……直列−並列変
換回路、３……アドレスデータラツチ回路、４…
…アドレス順序判別回路、５，１２……１周期遅
延回路、６……アドレス歩進回路、７……比較回
路、８……出力信号形成回路、１１……同期信号
検出回路。

Claims (1)

【特許請求の範囲】
1. １ 一連のデイジタルデータの所定の時間位置に
   同期信号データ及びアドレスデータを順次介挿し
   てなる伝送信号を並列データに変換する直列−並
   列変換回路と、上記直列−並列変換回路において
   上記同期信号データに対応して得られる第１の変
   換データに基づいて当該第１の変換データのパタ
   ーンが所定の基準パターンと一致しているか否か
   を検出して第１の検出信号を送出する同期信号検
   出回路と、上記直列−並列変換回路において上記
   アドレスデータに対応して得られる第２の変換デ
   ータに基づいて、順次続く２つのアドレスデータ
   の内容が所定の規則性を有することを検出して第
   ２の検出信号を送出するアドレス順序判別回路
   と、上記第１及び第２の検出信号の論理レベルに
   基づいて同期出力信号を送出する出力信号形成回
   路とを具えることを特徴とする同期信号抽出回
   路。