JPS60140744A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS60140744A JPS60140744A JP58245125A JP24512583A JPS60140744A JP S60140744 A JPS60140744 A JP S60140744A JP 58245125 A JP58245125 A JP 58245125A JP 24512583 A JP24512583 A JP 24512583A JP S60140744 A JPS60140744 A JP S60140744A
- Authority
- JP
- Japan
- Prior art keywords
- fets
- source
- common
- resistor
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体集積回路装置に関する。
（従来例の構成とその問題点）
近年ＧａＡｓＩＣによりＵＨＦ帯、ＶＨＦ帯をカバーす
るモノリシック、広帯域増幅器が開発されている。
るモノリシック、広帯域増幅器が開発されている。
第１図に示すのはＧａＡｓ ＦＥＴ 負帰還広帯域増幅
器ＩＣの一例である。直流カット用コンデンサＣｆ帰還
抵抗ＲｆおよびＦＥＴのａｍ？：最適に設計することに
より３０〜２０００ ＭＴ（ｚの広帯域でＮＦ ＝ ２
．０ ｄＢという性能が得られている。利得をさらに太
きくする目的で第１図の広帯域増幅器を多段に接続した
第２図に示すような増幅器も開発されている。
器ＩＣの一例である。直流カット用コンデンサＣｆ帰還
抵抗ＲｆおよびＦＥＴのａｍ？：最適に設計することに
より３０〜２０００ ＭＴ（ｚの広帯域でＮＦ ＝ ２
．０ ｄＢという性能が得られている。利得をさらに太
きくする目的で第１図の広帯域増幅器を多段に接続した
第２図に示すような増幅器も開発されている。
ところで第１図、第２図においてＧａＡｓ基板上にモノ
リシ、り化されているのは、点線で囲まれた部分のみで
あり、チョーク・コイルＬ１〜Ｌ３、バイパス用コンデ
ンサＣ１〜Ｃ３、および自己バイアス用抵抗Ｒ，−Ｒ３
はチノフ０の外に伺加して構成している。自己バイアス
用抵抗Ｒ，％Ｒ３のモノリシック化は比較的容易である
が、チョーク・コイルやバイパス用コンデンサは値が大
きくモノリシ、り化は困難であり、そのため、チョーク
・コイル、パイノぐス用コンデンサＩｄ■Ｃｆ、ｆの外
付けとする方がコスト上有利である。
リシ、り化されているのは、点線で囲まれた部分のみで
あり、チョーク・コイルＬ１〜Ｌ３、バイパス用コンデ
ンサＣ１〜Ｃ３、および自己バイアス用抵抗Ｒ，−Ｒ３
はチノフ０の外に伺加して構成している。自己バイアス
用抵抗Ｒ，％Ｒ３のモノリシック化は比較的容易である
が、チョーク・コイルやバイパス用コンデンサは値が大
きくモノリシ、り化は困難であり、そのため、チョーク
・コイル、パイノぐス用コンデンサＩｄ■Ｃｆ、ｆの外
付けとする方がコスト上有利である。
ところで、一般に高周波回路では寄生の容量やインダク
タンスの影響で高周波特性の低下をまねく。このため、
できる限り寄生容量やインダクタンスの発生を抑えるこ
とが必要であるが、その他に第３図に示すように、段間
にピーキングコイル３１と称するインダクタンスを挿入
して高周波特性の低下を補償する方法が行われている。
タンスの影響で高周波特性の低下をまねく。このため、
できる限り寄生容量やインダクタンスの発生を抑えるこ
とが必要であるが、その他に第３図に示すように、段間
にピーキングコイル３１と称するインダクタンスを挿入
して高周波特性の低下を補償する方法が行われている。
々ころが５０〜２０００ＭＴ（ｚｆ！ｉｊ度の周波数で
はこのピーキングコイル３１のインダクタンスとして、
０５〜数ｎＨの値が必要であり、このコイルをモノリ／
、りしようとすると太き々面積をチップ上で占でし件う
ことに々り不利であった。
はこのピーキングコイル３１のインダクタンスとして、
０５〜数ｎＨの値が必要であり、このコイルをモノリ／
、りしようとすると太き々面積をチップ上で占でし件う
ことに々り不利であった。
（発明の目的）
本発明は、以上の問題点を解決する、ピーキングコイル
が簡単かつ効果的に接続された半導体集積回路装置を提
供するものである。
が簡単かつ効果的に接続された半導体集積回路装置を提
供するものである。
（発明の構成）
この目的を達成するために、本発明の半導体集積回路装
置は、複数の電界効果トランジスタがピーキングコイル
用としてのボンディングワイヤを介して多段に縦続接続
されていることを特徴とするもので、これにより簡単な
構成で優れた高周波特性が得られる。
置は、複数の電界効果トランジスタがピーキングコイル
用としてのボンディングワイヤを介して多段に縦続接続
されていることを特徴とするもので、これにより簡単な
構成で優れた高周波特性が得られる。
（実施例の説明）
本発明を第３図に示す広帯域３段アンプの実施例に基づ
いて説明する。
いて説明する。
第３図に示すように、この実施例は縦続接続されだ３つ
のＦＥＴのソースを共通にし、この３つのＦＥＴの自己
バイアスをひとつの抵抗Ｒ４で行なうようにしたもので
ある。Ｃ４は共通ソース端子を接地電位に落すだめのパ
イ・ぐスコンデンサである。
のＦＥＴのソースを共通にし、この３つのＦＥＴの自己
バイアスをひとつの抵抗Ｒ４で行なうようにしたもので
ある。Ｃ４は共通ソース端子を接地電位に落すだめのパ
イ・ぐスコンデンサである。
ところでソースを共通接続する際、その接地インダクタ
ンスを小さく抑えることが、高周波回路の場合特に重要
である。そこで、本実施例では第４図の実装図のように
、共通ソース４０を幅が１ｍｍ以上の導体で構成した。
ンスを小さく抑えることが、高周波回路の場合特に重要
である。そこで、本実施例では第４図の実装図のように
、共通ソース４０を幅が１ｍｍ以上の導体で構成した。
第４図で４１はプラスチック・ぐ、ターンであり、７Ｉ
２はコム導体、斜線部は導体実装・ぐターン、４３はケ
゛〜トを接地電位に落す抵抗Ｒである。４４は第３図の
点線で囲１れた部分が、モノリン、り化されたＧａＡｓ
ＩＣチ。
２はコム導体、斜線部は導体実装・ぐターン、４３はケ
゛〜トを接地電位に落す抵抗Ｒである。４４は第３図の
点線で囲１れた部分が、モノリン、り化されたＧａＡｓ
ＩＣチ。
プである。第４図では一段アンノが構成されたテップを
３チツプ用いている。
３チツプ用いている。
本発明は第４図に示すように、ボンディングワイヤ４５
で股間を接続し、これを−一キングコイルとした点に特
徴かある。もちろん３ナノｆをＩチップにまとめて、】
チノゾ上で同様に段間をボンディングワイヤで配線して
も良い。
で股間を接続し、これを−一キングコイルとした点に特
徴かある。もちろん３ナノｆをＩチップにまとめて、】
チノゾ上で同様に段間をボンディングワイヤで配線して
も良い。
本実施例ではＣ４はｌｏｏｏｐＦ以上、Ｒ４は１０、Ｑ
、Ｒは１にΩ以上で構成した。−！た、段間のピーキン
グコイル用のワイヤの長さハ２Ｉｌｌ＋ｌ＋（２０μｍ
φ）とした。これはほぼ２ ｎＨのインダクタンスを与
える。
、Ｒは１にΩ以上で構成した。−！た、段間のピーキン
グコイル用のワイヤの長さハ２Ｉｌｌ＋ｌ＋（２０μｍ
φ）とした。これはほぼ２ ｎＨのインダクタンスを与
える。
このアンプは３０〜２０００ Ｍ）Ｔｚという広帯域で
３３〜２８ ｄＢの利得、２．２ｄＢ 以下のＮＦが得
られたＯ なお、本実施例では抵抗Ｒ４、Ｒは外付けとしだが、こ
れらの抵抗Ｒ４，Ｒをモノリンツク化してもよい。第５
図はケ゛−ト接地用抵抗Ｒをモノリン、りに集積化した
アンプを用いた本発明の他の実施例である。また、３つ
のＦＥＴをすべてＶＯ２”ＱＶで動作させる場合には、
Ｒ４＋ Ｃ４を取除き、共通ソース５１をそのまま接地
すればよい。
３３〜２８ ｄＢの利得、２．２ｄＢ 以下のＮＦが得
られたＯ なお、本実施例では抵抗Ｒ４、Ｒは外付けとしだが、こ
れらの抵抗Ｒ４，Ｒをモノリンツク化してもよい。第５
図はケ゛−ト接地用抵抗Ｒをモノリン、りに集積化した
アンプを用いた本発明の他の実施例である。また、３つ
のＦＥＴをすべてＶＯ２”ＱＶで動作させる場合には、
Ｒ４＋ Ｃ４を取除き、共通ソース５１をそのまま接地
すればよい。
（発明の効果）
以上のように、本発明による半導体集積回路装置は、複
数の電界効果トランジスタがボンディングワイヤを用い
た用いたピーキングコイルを介シて多段に縦続接続され
ており、きわめて簡単な構成で優れた高周波特性が得ら
れる。
数の電界効果トランジスタがボンディングワイヤを用い
た用いたピーキングコイルを介シて多段に縦続接続され
ており、きわめて簡単な構成で優れた高周波特性が得ら
れる。
第１図はＧａＡｓ ＦＥＴ負帰還増慴器■Ｃの回路図、
第２図は従来のＧａＡｓ ３段負帰還増幅器ＴＣの回路
図、第３図は本発明の一実施例によるＧａＡｓ ３段負
帰還増幅器ＩＣの回路図、第４図は本発明の一実施例に
よるｒｃ実実装パター同図第５図は本発明の他の実施例
の回路図である。 Ｒ・ケ゛−１・接地用抵抗、Ｒ１−Ｒ４自己バイアス用
抵抗、Ｃｌ−０４バイパス用コンｆ ｙ サ、Ｌｌ〜Ｌ
３・チョークコイル、３１・ ピーキングコイル、４０
・・共通ソース導体、４１・・・プラスチツクＩパッケ
ージ、４２・・コムノｅターフ、４３・ダート用接地抵
抗、４４・ＧａＡｓ１Ｃチツプ、４５・ ピーキング用
ボンディングワイヤ。 第１図 ＧＮＤ 第２図 第３図 第４図 ＧＮＤ 第５図
第２図は従来のＧａＡｓ ３段負帰還増幅器ＴＣの回路
図、第３図は本発明の一実施例によるＧａＡｓ ３段負
帰還増幅器ＩＣの回路図、第４図は本発明の一実施例に
よるｒｃ実実装パター同図第５図は本発明の他の実施例
の回路図である。 Ｒ・ケ゛−１・接地用抵抗、Ｒ１−Ｒ４自己バイアス用
抵抗、Ｃｌ−０４バイパス用コンｆ ｙ サ、Ｌｌ〜Ｌ
３・チョークコイル、３１・ ピーキングコイル、４０
・・共通ソース導体、４１・・・プラスチツクＩパッケ
ージ、４２・・コムノｅターフ、４３・ダート用接地抵
抗、４４・ＧａＡｓ１Ｃチツプ、４５・ ピーキング用
ボンディングワイヤ。 第１図 ＧＮＤ 第２図 第３図 第４図 ＧＮＤ 第５図
Claims (1)
- 複数の電界効果トランジスタがピーキングコイル用とし
てのボンディングワイヤを介して多段に縦続接続されて
いることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58245125A JPS60140744A (ja) | 1983-12-28 | 1983-12-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58245125A JPS60140744A (ja) | 1983-12-28 | 1983-12-28 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60140744A true JPS60140744A (ja) | 1985-07-25 |
| JPH0525181B2 JPH0525181B2 (ja) | 1993-04-12 |
Family
ID=17128992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58245125A Granted JPS60140744A (ja) | 1983-12-28 | 1983-12-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5128227A (en) * | 1990-03-27 | 1992-07-07 | Agfa-Gevaert, N.V. | Electrophotographic recording material having a julolidine hydrazone compound |
| JP2011019047A (ja) * | 2009-07-08 | 2011-01-27 | Mitsubishi Electric Corp | 半導体装置 |
-
1983
- 1983-12-28 JP JP58245125A patent/JPS60140744A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5128227A (en) * | 1990-03-27 | 1992-07-07 | Agfa-Gevaert, N.V. | Electrophotographic recording material having a julolidine hydrazone compound |
| JP2011019047A (ja) * | 2009-07-08 | 2011-01-27 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0525181B2 (ja) | 1993-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015968A (en) | Feedback cascode amplifier | |
| JPH02130008A (ja) | 高周波電力増幅回路 | |
| US4841253A (en) | Multiple spiral inductors for DC biasing of an amplifier | |
| CN108832903A (zh) | 低噪声放大器芯片及前端放大模块、射频接收装置 | |
| JPS6043907A (ja) | 増幅回路 | |
| US20220407471A1 (en) | Amplifiers with feedforward cancellation | |
| JP2000340739A (ja) | 内部整合型出力ｆｅｔ | |
| Le Ny et al. | A 1.9 GHz low noise amplifier | |
| US20050258899A1 (en) | Amplifier circuit | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| JPH0525181B2 (ja) | ||
| JP2841724B2 (ja) | 半導体装置 | |
| JP2501311B2 (ja) | アクティブ・ロ−パス・フィルタ | |
| Yang et al. | A design of CMOS broadband amplifier with high-Q active inductor | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| Yang et al. | A 1.75 GHz inductor-less CMOS low noise amplifier with high-Q active inductor load | |
| JP3922950B2 (ja) | 周波数変換回路 | |
| JPS6129203A (ja) | 増巾器 | |
| JPH07321130A (ja) | 半導体装置 | |
| JPH046256Y2 (ja) | ||
| JPS6187406A (ja) | 高周波増幅装置 | |
| CN107947743A (zh) | 用于nb‑iot技术的射频功率放大器 | |
| JP2001094361A (ja) | 高周波増幅回路 | |
| JPS611104A (ja) | モノリシツク集積回路多段増幅器 | |
| JPH11340747A (ja) | Ｍｍｉｃ低雑音増幅器 |