JPS60141023A - アナログ・デイジタル変換記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野〕 本発明はアナログ・テイジクル変換記厖装置に関する。

（従来技術ラ ディジグル信号処理において音声信号の特徴抽出などを
行なうときに、実時間で処理できない場合、一度何らか
の記１装置上に音声信号をアナログ・ディジタル変換（
以下、Ａ／ＩＪ変換という。〕しティジタル化した信号
を記憶しておき、記憶し終えた後、記憶された値に対し
て処理を行なう方法が取られてきている。

従来、アナログ値で入力、きれた信号をディジグル値に
変換して記憶する場合、入力信号音そのままあるいは一
様に増幅あるいは減衰した後Ａ／Ｄ変換器でＡ／ＪＪｆ
、換し、そのディジタル値を記憶装置上に記はしていた
。

第１図はかかる従来のＡ／ＩＪ記は変換装置の一例を示
すブロック図である。本従来例の轡、成は、Ａ／ＩＪ変
換器１．メモリ２．アドレス・ポインタ３、制御回路４
からなる。

次に、本従来例の動作について説明する。制御器４に入
力信号の記は開始を指示する制御信号が外部より入力さ
れる。制御器４はＡ／ｌ）変換器ｌへＡ／ＪＪ変換のタ
イミング信号を、与え、Ａ／ｌ）変換器ｌはそれに従い
アナログ入力信号？ダーンプル・ホールドしＡ／ｌ）変
換を行なう。制御器４はメモリ２へ書込み信号を送る。

Ａ／Ｄ変換器１の出力であるディジタル値がアドレス幸
ボイング３で示されるメモリ２の記ｌ意番地に記憶され
る。以上の操作が終了すると制御器４はアドレス・ポイ
ンタ３の示す番地を変更し、次のサンプリングのタイミ
ング信号ｆＡ／Ｄ変換器ｌへ与える。

従来のＡ／Ｄ変換記＠装置においては、入力される信号
のレベルが予測できないため、次のような問題点があっ
た。

＋１１　Ａ／Ｌ）変換器１の許各最犬入力レベルを越え
る太さなレベルを持つた信号が入力された。

場合には、Ａ／Ｄ変換変換器用力が入力信号レベルに対
応したテイジタル値にならず歪んでしまうＣと。

（２）　一方レベルの小さな信号が入力された場合には
、Ａ／ＩＪ変換器ｌの変換範囲が有効に使用されなくな
り、したがってＡ／Ｌ）変換時の精度の劣化および雑音
の原因となること、しかし、従来方式のＡ／ＩＪ変換記
厖装置にはこのような問題点に対する方策はなかった。

従って、アナログ信号をＡ／ｌ）変換して記はした場合
の信号の劣化は烙けられなりという欠点がありた。

（発明の目的ン 本発明の目的は、上記欠点を除去することにより、アナ
ログ入力信号の大きさにかかわらず精度良くディジタル
変換叫隠できる。アナログ・ディジタル変換記憶装置を
提供することにある。

（発明の構成） 本発明のアナログ・ディジタル変換記憶装置は、アナロ
グ入力信号をディジタル信号に変換する第１のアナログ
・ディジタル変換手段と、前記第１のアナログ・ディジ
タル変換手段によって生じる遅延時間だけアナログ入力
信号全遅延せしめる遅延手段と、前記第１のアナログ・
ディジタル変換手段の出力に応じて前記遅延手段の出力
を増幅あるいは減衰する増幅減衰手段と、前記増幅減衰
手段の出力をアナログ・ディジタル変換する第２のアナ
ログ・ディジタル変換手段と、前記第１および第２のア
ナログΦディジタル変換手段の出力をそれぞれ記憶する
記憶手段と、前記記憶手段に記憶された前記第１のアナ
ログ慟ディジタル変換手段の出力に応じて前記記憶手段
に記憶された前記第２のアナログ・ディジグル変換手段
の出力を修正する修正手段とを含むことから構成ちれる
。

（実施例） 以下５本発明の実施例について図面を参照して説明する
。

第２図は本発明の第１の実施例を示すブＯｙり図である
。

本実施例は、アナログ入力信号ケディジタル信号に変換
する第１のアナログ・ディジクル変換手段としてのｐ、
／Ｄ変換器１１と、Ａ／ｌ）変換器１１によって生じる
遅延時間だけアナログ入力信号を遅延せしめる遅延手段
としての遅延回路１２と、　Ａ／ｌ）変換器１１の出力
に応じて遅延回路１２の出力を増幅あるいは減衰する増
幅減衰手段としての増幅減衰器１３と、増幅減衰器１３
の出力をアナログ・ディジタル変換する第２のアナログ
・ディジタル変換手段としてのＡ／ＪＪ変換器１４と、
Ａ／Ｄ変換器１１．１４の出力全それぞれ記憶する記憶
手段としてのメモリ１５と、メモＩＪ１５に記憶され′
ｆｃＡ／Ｄ変換器１１の出力に応じてメモリ１５に記憶
され７’ｃ　Ａ　／　１１変換器１４の出力を修正する
修正手段としてのディジグル比較器１６．　レジスタ１
７．　修正回路１８と金含むこタイミング設定用の制御
器である。

以下、本実施例の動作について説明する。制御器２０へ
信号入力開始を指示する制御信号が外部よ９人力される
と、制御器２０はＡｌ１）変換器１１ヘサンプルホール
ドのタイミングを与える。

Ａ／ＩＪ変換器１１の出力は増１＠減衰器１３へ入力さ
れる。同時に遅延回Ｗ５１２でＡ／ｌ）変換器１１によ
って生じた遅延時間だけ遅延された入力信号が増幅減衰
器１３へ入力される。増幅減衰器１３はＡ／Ｄ変換器１
１の出力値の逆数と入力信号を乗算することにより増幅
減衰を行なう。増幅減衰器１３の出力はＡｌ１）変換器
１４に入力される。

制御器２０はＡ／Ｉ）変換器１４ヘサンプルホールドの
タイミングを与える。

次に制御器２０はメモリ１５へ書込み信号を与える。ん
／ＪＪ＊換器１１，１４の出力がアドレス・ポインタ１
９によって示されるアドレスによりメモ＋１１５上へ記
憶される。仁のと＠Ａ／Ｄ変換器１１の出力は同曜にデ
ィジタル比較器１６へ入力される。ディジタル比較器１
６はＡ／ｌ）変換器ｉｔよりの入力値とレジスゲ１７の
内容とを比較し大きい方の値を最大値としてレジスタ１
７へ出力する。

制御器２０は、アドレス層ポインタ１９の指示するアド
レスを変更してｌｖ′ンブリングの処理を終了する。こ
のようにして次々に入力信号に対し処理が行なわれる。

制御器２０へ信号の入力終了を指示する制御信号が外部
より入力されると大力系処理は終了する。

制御器２０は修正回路１８へＡ　７／　Ｄ変換器１１の
出力（以下、増幅減衰率という。」の正規化を行なうこ
とを指令する。正規化はディジタル比較器１６によって
比較され、レジスタ１７へ記憶されている増幅減衰率の
最大値によって各増幅減衰率を除算することによって行
なわれる。各正規化された増幅減衰率は再びメモＩ３１
５上へ記憶される。次に増幅あるいは減衰されでいる各
入力信号と各正規化された増幅減衰率とを修正回路１８
で乗算するＣとにより、入力信号の修正を行なう。

以上説明したように本実施例によると、アナログ入力信
号をＡ　／　ＩＪ変換器１１によってＡ／ｌ）変換し、
その結果に応じて前記アナログ入力信号を増幅減衰器１
３によって増幅あるいは減衰を行ない、増幅減衰器１３
の出力音Ａ／Ｉ）変換器１４でＡ／ＩＪ変換し、Ａ／Ｉ
Ｊ変換器ｆｉ、１４の出刃をメモＩＪ　１５上に一旦記
隠し、信号音すべて入力し終えた後、増幅あるいは減衰
された入力信号を。

正規化された増幅減衰率によって修正することにより％
以下に述べる効果が得られる。

（り入力信号のＡ　、／　Ｄ変換時にＡ／ＩＪ変換器を
効率よく使うことができ％Ａ／１）変換器の量子化誤差
による雑音の発生が抑圧できること。■Ａ　／　Ｄ変換
器の最大入力レベルを越える犬さな信号も増幅減衰器に
よｐレベル金工げることにより入手可能となるため入力
信号のダイナミック−レ／ジは拡大し、信号の再入力の
必要性はないこと。

第３図は本発明の第２の実施例を示すブロック図である
。

第２図に示した第１の実施例においては、記憶装置の内
容の修正としてＡ　／　Ｄ変換器１１の出力値をメモリ
１５へ書込む時にディジタル比較器１６によって最大値
をめていたものを、本実施例においては、入力信号をす
べて人々し終え′ｆＣ後、メモリ１５’上へ記憶されて
いるに／Ｄ変換器ｌｌの出刃値の最大値をディジタル比
較器１６’　。

レジスタ１７’によりめ、メモリ１５’上へ記憶されて
いるＡ／ｌ）変換器１４の出刃値の修正を修正回路１８
’で行なう構成としたものである。

本実施例においても第１の実施例と同様な効果が得られ
るＣとは明白である。

また、上記実施例におけるＡ／Ｄ変換器１１の代わりに
所定の値と入力信号を比較する比較器を用すても同様の
効果が得られることは明白である。

さらに、記は装置については、本実施例では半導体メモ
リヲ仮定したが、他の記は装置、例えばフロッピー−デ
ィスク、磁気テープなどランダム・アクセスの物、シー
ケンシャルの物を問わず本実施例と同様な構成が可能で
あることは明白である。

（発明の効果り 以上、詳細説明したとおり、本発明によれば。

入力信号のＡｌ１）変換においてＡｌ１）変換器の全ビ
ラトラ有効ニ匣用するＣとができるため、精度が向上し
量子化誤差による雑音の発生は抑圧される。またＡ／ｌ
）変換器の許容最大入力レベルを越える信号に対しても
信号の減衰を行なうため信号の再入力の必要はなく１回
しか信号を入力することができないような信号源に対し
ても精度良く動作するところのアナログ・ディジタル変
換記憶装置が得られる。

【図面の簡単な説明】

第１図は従来のアナログ・ディジタル記憶装置の一例を
示すブロック図、第２図は本発明の第１の実施例を示す
ブロック図、第３図は本発明の第２の実施例を示すブロ
ック自である。 ｌ・・・・・・Ａ／ｌ）変換器、２・・・・−・メモリ
、３・・・・・・アドレス・ポインタ％４・・・・・・
制御器、１１・・・・・・Ａ／Ｄ変換器、１２・・・・
−・遅延回路％　１３・・・・・・増幅減衰器、１４・
・・・・・Ａ／ｌ）変換器、１５．１５’・・・・・・
メモ！ｊ、１６．１６’・・・・・・ディジタル比較器
、１７゜１７’・・・・・・レジスタ、１８．１８’・
旧・・修正回Ｗ＆、１９・・・・・・アドレス・ボイ／
り、２０・旧・・制御器。 半１回 や　蜘

Claims (1)

1. 【特許請求の範囲】 ＋１）　アナログ入力信号をディジタル信号に変換する
   第１のアナログ・ディジタル変換手段と、前記第１のア
   ナログ・ディジタル変換手段によって生じる遅延時間だ
   けアナログ入力信号を遅延せしめる遅延手段と、前記第
   １のアナログ・ディジタル変換手段の出力に応じて前記
   遅延手段の出力を増幅ある囚は減衰する増幅減衰手段と
   。 前記増幅減衰手段の出力全アナログ・ディジタル変換す
   る第２のアナログφティジクル変換手段と、前記第１お
   よび第２のアナログφデ１ジタル変換手段の出力をそれ
   ぞれ記憶する記憶手段と、前記記１手段に記はされた前
   記第１のアナログ・ディジタル変換手段の出力に応じて
   前記記１意手段に記憶された前記第２のアナログ・ディ
   ジタル変換手段の出力を修正する修正手段とを含むこと
   を特徴とするアナログ・ディジクル変換記は装置。 （２）第１のアナログ・ディジタル変換手段が、アナロ
   グ入力信号を所定の値と比較する比較手段からなる特許
   請求の範囲第（１１項記載のアナログ・ディジタル変換
   記は装置。