JPS60142652A - 復号回路 - Google Patents
復号回路Info
- Publication number
- JPS60142652A JPS60142652A JP24611383A JP24611383A JPS60142652A JP S60142652 A JPS60142652 A JP S60142652A JP 24611383 A JP24611383 A JP 24611383A JP 24611383 A JP24611383 A JP 24611383A JP S60142652 A JPS60142652 A JP S60142652A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- storage circuit
- pattern
- circuit
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、復号回路、特にＡ Ｍ ｉ （ａｌｔｅｒｎ
ａｔｅｍａｒｋ １ｎｖｅｒｓｉｏｎ）符号化されたパ
ルス信号を受信する際に、パルス信号“０”が所定数連
続した場合に送出される擬似信号を簡単な回路により復
号する復号回路に関するものである。
ａｔｅｍａｒｋ １ｎｖｅｒｓｉｏｎ）符号化されたパ
ルス信号を受信する際に、パルス信号“０”が所定数連
続した場合に送出される擬似信号を簡単な回路により復
号する復号回路に関するものである。
（技術の背景と問題点）
ＡＭｉ符号（バイポーラ符号）、即ち信号“１”が入力
される毎に信号の極性を正あるいは負に反転して送出す
る符号方式では、信号“０″が所定数以上連続して入力
された場合には、信号を受信するためのクロックの抽出
が行われなくなってしまう。このため、送信側では所定
数以上信号“０”が連続して入力された場合に擬似信号
例えばＢ８ＺＳ、Ｂ６ＺＳ等の擬似信号を送出している
。
される毎に信号の極性を正あるいは負に反転して送出す
る符号方式では、信号“０″が所定数以上連続して入力
された場合には、信号を受信するためのクロックの抽出
が行われなくなってしまう。このため、送信側では所定
数以上信号“０”が連続して入力された場合に擬似信号
例えばＢ８ＺＳ、Ｂ６ＺＳ等の擬似信号を送出している
。
従来、前記擬似信号を含むＡＭｉ信号を受信するに当た
って、後述する如（、ＡＭｉ符号の正極側信号成分およ
び負極側信号成分を記憶させる夫々専用の記憶回路を設
けておき、その記憶内容によって擬似信号特有のパター
ンおよび擬似信号であることを示すいわゆるバイオレー
ションを判定して、復号の際に擬似信号を強制的に“０
″等に変換するようにしていた。しかし、該復号回路で
は多数の記憶回路例えばフリップ・フロップ回路を必要
とする問題点があった。
って、後述する如（、ＡＭｉ符号の正極側信号成分およ
び負極側信号成分を記憶させる夫々専用の記憶回路を設
けておき、その記憶内容によって擬似信号特有のパター
ンおよび擬似信号であることを示すいわゆるバイオレー
ションを判定して、復号の際に擬似信号を強制的に“０
″等に変換するようにしていた。しかし、該復号回路で
は多数の記憶回路例えばフリップ・フロップ回路を必要
とする問題点があった。
また、受信時に当たって、擬似信号中に含まれるバイオ
レーションの存在を判定すると共に、受信したＡＭｉ符
号の中から直接擬似信号パターン判定するよう構成した
回路が知られている。これは、復号された後の擬似信号
パターンを記憶するため、前述した正および負極性側に
それぞれ記憶回路を必要とすることなく、１組の記憶回
路でよいけれども、受信時にバイオレーションの存在を
検出し、記憶しておくバイオレーション記憶回路が必要
となり１回路構成が複雑化してしまうという問題点があ
った。
レーションの存在を判定すると共に、受信したＡＭｉ符
号の中から直接擬似信号パターン判定するよう構成した
回路が知られている。これは、復号された後の擬似信号
パターンを記憶するため、前述した正および負極性側に
それぞれ記憶回路を必要とすることなく、１組の記憶回
路でよいけれども、受信時にバイオレーションの存在を
検出し、記憶しておくバイオレーション記憶回路が必要
となり１回路構成が複雑化してしまうという問題点があ
った。
（発明の目的と構成）
本発明の目的は、前記問題点を解決することにあり、擬
似信号例えばＢ８ＺＳバター７ （ＯＯＯＶＢＯＶＢ）
の特徴に着目し、バイオレーションが検出されるまでの
前半部（例えば０ＯＯＶ）が検出されるまでの間圧極性
および負極性夫々別個に記憶する構成を採用することに
より、簡単な回路構成により擬似信号を検出して擬似信
号パターンを全て強制的に０”等の形に復号することが
できるようにしている。そのため２本発明の復号回路は
、 ＡＭｉ符号化された信号を受信して復号する復号回
路において、受信された信号の正極側信号を順次時系列
に記憶する正極側記憶回路と、受信された信号の負極側
信号を順次時系列に記憶する負極側記憶回路と、前記正
極側記憶回路と前記負極側記憶回路とから順次時系列に
出力された出力信号の和信号を順次時系列に記憶する信
号記憶回路と、前記正極側記憶回路と前記負極側記憶回
路とからの出力信号からバイオレーション信号を検出す
るバイオレーション検出回路と、該バイオレーション検
出回路からの出力信号に基づき前記正極側記憶回路、負
極側記憶回路および信号記憶回路がらの信号が夫々所定
信号である場合に前記正極側記憶回路、負極側記憶回路
および信号記憶回路の内容を少なくとも所定値に設定す
るパターン・バイオレーション検出回路とを備えること
を特徴としている。
似信号例えばＢ８ＺＳバター７ （ＯＯＯＶＢＯＶＢ）
の特徴に着目し、バイオレーションが検出されるまでの
前半部（例えば０ＯＯＶ）が検出されるまでの間圧極性
および負極性夫々別個に記憶する構成を採用することに
より、簡単な回路構成により擬似信号を検出して擬似信
号パターンを全て強制的に０”等の形に復号することが
できるようにしている。そのため２本発明の復号回路は
、 ＡＭｉ符号化された信号を受信して復号する復号回
路において、受信された信号の正極側信号を順次時系列
に記憶する正極側記憶回路と、受信された信号の負極側
信号を順次時系列に記憶する負極側記憶回路と、前記正
極側記憶回路と前記負極側記憶回路とから順次時系列に
出力された出力信号の和信号を順次時系列に記憶する信
号記憶回路と、前記正極側記憶回路と前記負極側記憶回
路とからの出力信号からバイオレーション信号を検出す
るバイオレーション検出回路と、該バイオレーション検
出回路からの出力信号に基づき前記正極側記憶回路、負
極側記憶回路および信号記憶回路がらの信号が夫々所定
信号である場合に前記正極側記憶回路、負極側記憶回路
および信号記憶回路の内容を少なくとも所定値に設定す
るパターン・バイオレーション検出回路とを備えること
を特徴としている。
（発明の実施例）
以下図面に基づいて本発明の詳細な説明する。
第１図はＡＭｉ符号を説明する説明図、第２図は擬似信
号パターン（Ｂ８ＺＳパターン）を説明する説明図、第
３図および第４図は従来のＢ８ＺＳパターン復号回路例
、第５図は本発明の１実施例を示す。
号パターン（Ｂ８ＺＳパターン）を説明する説明図、第
３図および第４図は従来のＢ８ＺＳパターン復号回路例
、第５図は本発明の１実施例を示す。
図中、１．７はパターン・バイオレーション検出回路、
２はアンド回路、３はパターン検出回路。
２はアンド回路、３はパターン検出回路。
４．６はバイオレーション検出回路、５は５ビツトシフ
トレジスタを表す。
トレジスタを表す。
第１図（Ａ）はＡＭｉ符号化された信号例を示す。ＡＭ
ｉ符号はバイポーラ符号ともいわれ、前述した如く、信
号“１”が入力される毎に信号の極性を正あるいは負に
反転する符号化方式である。
ｉ符号はバイポーラ符号ともいわれ、前述した如く、信
号“１”が入力される毎に信号の極性を正あるいは負に
反転する符号化方式である。
５ −
第１図（Ｂ）は第１図（Ａ）図示ＡＭｉ信号から正極側
信号のみを抽出したいわゆるＰＰＣＭ信号を示す。
信号のみを抽出したいわゆるＰＰＣＭ信号を示す。
第１図（Ｃ）は第１図（Ａ）図示ＡＭｉ信号がら負極側
信号のみを抽出したＮＰＣＭ信号を示す。
信号のみを抽出したＮＰＣＭ信号を示す。
第２図（Ａ）は擬似信号であるＢ８ＺＳパターン例を示
す。これは、前述したようにＡＭｉ符号化する際に所定
数信号“０”が連続して入力された場合に、受信側でク
ロック抽出を行わせるために必要な擬似信号である。
す。これは、前述したようにＡＭｉ符号化する際に所定
数信号“０”が連続して入力された場合に、受信側でク
ロック抽出を行わせるために必要な擬似信号である。
図中“Ｖ”は直前の信号の極性と同極性の信号を意味し
く図示■および図示■）１図中“Ｂ”は直前の信号の極
性と逆極性の信号を意味する（図示■および■）。即ち
、ｖ”はＡＭｉ符号化規則に反する信号であり、該“■
”信号を検出しかつ所定パターンの信号が受信された場
合に擬似信号が受信されたことが判明する。そして、Ｂ
８ＺＳパターン″０ＯＯＶＢＯＶＢ”なる一連の信号が
受信された際に、該一連の信号を全て強制的に信号”ｏ
。
く図示■および図示■）１図中“Ｂ”は直前の信号の極
性と逆極性の信号を意味する（図示■および■）。即ち
、ｖ”はＡＭｉ符号化規則に反する信号であり、該“■
”信号を検出しかつ所定パターンの信号が受信された場
合に擬似信号が受信されたことが判明する。そして、Ｂ
８ＺＳパターン″０ＯＯＶＢＯＶＢ”なる一連の信号が
受信された際に、該一連の信号を全て強制的に信号”ｏ
。
ｏｏｏｏｏｏ”等に復号すれば、正しい信号に復号され
ると共に、一連の信号によってクロックの抽出が行われ
る。
ると共に、一連の信号によってクロックの抽出が行われ
る。
第２図（Ｂ）および第２図（Ｃ）は夫々第２図（Ａ）図
示ＡＭｉ信号の正極側および負極側の信号であるＰＰＣ
ＭおよびＮＰＣＭを示す。
示ＡＭｉ信号の正極側および負極側の信号であるＰＰＣ
ＭおよびＮＰＣＭを示す。
第３図は受信されたＡＭｉ信号を正極側および負極側夫
々別個にＦＦ（フリップフロップ回路）に記憶させた従
来の復号回路例を示す。
々別個にＦＦ（フリップフロップ回路）に記憶させた従
来の復号回路例を示す。
図中１はパターン・バイオレーション検出回路である。
該回路１は受信されたＡＭｉ信号が図中の左端部から正
極側信号（Ｐ Ｐ ＣＭ）と負極側信号（ＮＰＣＭ）と
に夫々分離されて順次右方向にクロック信号に同期して
シフトされ２図示Ｂ８ＺＳパターンが図中の夫々のＦＦ
ＩないしＦＦ８およびＦＦ ｌ’ないしＦＦ８’に格納
された場合に。
極側信号（Ｐ Ｐ ＣＭ）と負極側信号（ＮＰＣＭ）と
に夫々分離されて順次右方向にクロック信号に同期して
シフトされ２図示Ｂ８ＺＳパターンが図中の夫々のＦＦ
ＩないしＦＦ８およびＦＦ ｌ’ないしＦＦ８’に格納
された場合に。
各ＦＦに記憶されている図示Ｂ８ＺＳパターン“ＱＯＯ
ＶＢＯＶＢ ”を強制的に“ｏｏｏｏ ｏｏｏｏ ”に
クリアする。これにより、正しい復号が行われる。
ＶＢＯＶＢ ”を強制的に“ｏｏｏｏ ｏｏｏｏ ”に
クリアする。これにより、正しい復号が行われる。
このような回路構成では、正極側および負極側に夫々Ｂ
８ＺＳパターンのビット数に相当するＦＦを設けなけれ
ばならず、記憶回路数が多く成ってしまう問題点があっ
た。
８ＺＳパターンのビット数に相当するＦＦを設けなけれ
ばならず、記憶回路数が多く成ってしまう問題点があっ
た。
第４図は受信されたＡＭｉ信号を正極側および負極側を
一緒に合成した信号の形でＦＦに記憶させると共に受信
時にバイオレーション信号“Ｖ”を検出してシフトレジ
スタに記憶させた従来の復号回路例を示す。
一緒に合成した信号の形でＦＦに記憶させると共に受信
時にバイオレーション信号“Ｖ”を検出してシフトレジ
スタに記憶させた従来の復号回路例を示す。
図中２はアンド回路であり、パターン検出回路３によっ
てＦＦＩないしＦＦ８にＢ８ＺＳパターン“０００１１
０１１”が格納されたことが検出され、かつバイオレー
ション信号“■”が５ビツトシフトレジスタ５の図示所
定位置に格納されたことが検出された場合にＦＦＩない
しＦＦ８を全て強制的にクリアするものである。
てＦＦＩないしＦＦ８にＢ８ＺＳパターン“０００１１
０１１”が格納されたことが検出され、かつバイオレー
ション信号“■”が５ビツトシフトレジスタ５の図示所
定位置に格納されたことが検出された場合にＦＦＩない
しＦＦ８を全て強制的にクリアするものである。
このような構成では、ＡＭｉ信号を受信した際に、バイ
オレーション信号“Ｖ″を検出するパイオレーシコン回
路およびバイオレーション信号“ｖ″を順次格納し、ク
ロックに同期してシフトさせるためのシフトレジスタ等
を必要とするため。
オレーション信号“Ｖ″を検出するパイオレーシコン回
路およびバイオレーション信号“ｖ″を順次格納し、ク
ロックに同期してシフトさせるためのシフトレジスタ等
を必要とするため。
複雑化してしまう問題点があった。
そこで１本発明は擬似信号である例えばＢ８ＺＳパター
ンの特徴に着目し、バイオレーション信号“■゛が検出
される前半部例えば信号“０００■”が検出されるまで
の間圧極性側および負極性側夫々別個に記憶する構成を
採用することにより。
ンの特徴に着目し、バイオレーション信号“■゛が検出
される前半部例えば信号“０００■”が検出されるまで
の間圧極性側および負極性側夫々別個に記憶する構成を
採用することにより。
簡単な回路構成により、復号化することとしている。以
下説明する。
下説明する。
第５図において１図中左端部から受信されたＡＭｉ信号
の正極側（ＰＰＣＭ）および負極側（ＮＰＣＭ）の信号
が夫々順次入力され１図中ＦＦＩないしＦＦ４およびＦ
ＦＩ’ ないしＦＦ４’ には夫々ＰＰＣＭおよびＮＰ
ＣＭの信号がクロックに同期して順次右方向にシフトさ
れる。そして１図中ＦＦ５ないしＦＦ８にはＦＦ４とＦ
Ｆ４”とからの出力信号の論理和に相当する信号が順次
格納され、クロックに同期して右方向にシフトされる。
の正極側（ＰＰＣＭ）および負極側（ＮＰＣＭ）の信号
が夫々順次入力され１図中ＦＦＩないしＦＦ４およびＦ
ＦＩ’ ないしＦＦ４’ には夫々ＰＰＣＭおよびＮＰ
ＣＭの信号がクロックに同期して順次右方向にシフトさ
れる。そして１図中ＦＦ５ないしＦＦ８にはＦＦ４とＦ
Ｆ４”とからの出力信号の論理和に相当する信号が順次
格納され、クロックに同期して右方向にシフトされる。
図中６はバイオレーション検出回路であって。
ＦＦ４とＦＦ４’ とからの出力信号の論理和に相当す
る信号がＦＦ５に格納されて行くが、この間に、該格納
した信号がバイオレーション″ｖ″であるか否かを検出
する回路である。バイオレーション“Ｖ″は前述したよ
うに直前に検出された信号の極性と同極性の信号がＦＦ
４あるいはＦＦ４”からの出力信号に含まれる場合に検
出される。そして、バイオレーション検出回路６は、バ
イオレーション信号“■”に相当する信号が“１”の形
でＦＦ５に格納された後１例えば１クロツク遅れてバイ
オレーション信号“■”が検出されたことをパターン・
バイオレーション検出回路７に送出する。
る信号がＦＦ５に格納されて行くが、この間に、該格納
した信号がバイオレーション″ｖ″であるか否かを検出
する回路である。バイオレーション“Ｖ″は前述したよ
うに直前に検出された信号の極性と同極性の信号がＦＦ
４あるいはＦＦ４”からの出力信号に含まれる場合に検
出される。そして、バイオレーション検出回路６は、バ
イオレーション信号“■”に相当する信号が“１”の形
でＦＦ５に格納された後１例えば１クロツク遅れてバイ
オレーション信号“■”が検出されたことをパターン・
バイオレーション検出回路７に送出する。
図中７はパターン・バイオレーション検出回路であって
、前記バイオレーション検出回路６から１クロツク遅れ
て送出されたバイオレーション信号″Ｖ″が入力された
場合に、ＦＦ５ないしＦＦ８に格納されている信号がＢ
８ＺＳパターンの前半部の極性のない信号“０００１”
と等しく、かつＦＦＩないしＦＦ４およびＦＦ ｌ’な
いしＦＦ４゛に格納されている信号がＢ８ＺＳパターン
の後半部の極性を有する信号“ＢＯＶＢ”と等しいとき
に、全ＦＦにクリア信号を送出してＢ８ＺＳ０ バター ７ ” ０ＯＯＶＢＯＶＢ ”を強制的に“ｏ
ｏｏｏｏｏｏｏ″に変換して復号化する。
、前記バイオレーション検出回路６から１クロツク遅れ
て送出されたバイオレーション信号″Ｖ″が入力された
場合に、ＦＦ５ないしＦＦ８に格納されている信号がＢ
８ＺＳパターンの前半部の極性のない信号“０００１”
と等しく、かつＦＦＩないしＦＦ４およびＦＦ ｌ’な
いしＦＦ４゛に格納されている信号がＢ８ＺＳパターン
の後半部の極性を有する信号“ＢＯＶＢ”と等しいとき
に、全ＦＦにクリア信号を送出してＢ８ＺＳ０ バター ７ ” ０ＯＯＶＢＯＶＢ ”を強制的に“ｏ
ｏｏｏｏｏｏｏ″に変換して復号化する。
図中出力■ないし出力■はＡＭｉ信号が左端のＰＰＣＭ
あるいはＮＰＣＭに入力された後、６クロツクないし８
クロツク（６ビツトないし８ビツト）遅れて出力される
ものである。図中ＦＦＩおよびＦＦＩ’ は必要に応じ
て設ければよく、必ずしも必要としない。
あるいはＮＰＣＭに入力された後、６クロツクないし８
クロツク（６ビツトないし８ビツト）遅れて出力される
ものである。図中ＦＦＩおよびＦＦＩ’ は必要に応じ
て設ければよく、必ずしも必要としない。
尚、第５図図示本発明の１実施例では、Ｂ８ＺＳパター
ンの復号回路について示したが、これに限られることな
く１例えばＢ６ＺＳパターン“０ＶＢＯＶＢ″を復号す
るには図中ＦＦ７．ＦＦ８を削除等することにより、他
の擬似信号についても同様に復号し得るものである。
ンの復号回路について示したが、これに限られることな
く１例えばＢ６ＺＳパターン“０ＶＢＯＶＢ″を復号す
るには図中ＦＦ７．ＦＦ８を削除等することにより、他
の擬似信号についても同様に復号し得るものである。
（発明の効果）
以上説明した如く１本発明によれば、ＡＭｉ信号中に含
まれる擬似信号２例えばＢ８ＺＳパターンの前半部にお
けるバイオレーション″Ｖ″が検出されるまでの間、正
極性および負極性夫々別個に記憶する構成を採用してい
るため、簡単な回路構成によりＡＭｉ信号中に含まれる
Ｂ８ＺＳ等の擬似信号の復号を行うことができる。
まれる擬似信号２例えばＢ８ＺＳパターンの前半部にお
けるバイオレーション″Ｖ″が検出されるまでの間、正
極性および負極性夫々別個に記憶する構成を採用してい
るため、簡単な回路構成によりＡＭｉ信号中に含まれる
Ｂ８ＺＳ等の擬似信号の復号を行うことができる。
第１図はＡＭｉ符号を説明する説明図、第２図は擬似信
号パターン（Ｂ８ＺＳパターン）を説明する説明図、第
３図および第４図は従来のＢ８ＺＳパターン復号回路例
、第５図は本発明の１実施例を示す。 図中、１．７はパターン・バイオレーション検出回路、
２はアンド回路、３はパターン検出回路。 ４．６はバイオレーション検出回路、５は５ビツトシフ
トレジスタを表す。 特許出願人 富士通株式会社 代理人弁理士 森１）寛（外１名）
号パターン（Ｂ８ＺＳパターン）を説明する説明図、第
３図および第４図は従来のＢ８ＺＳパターン復号回路例
、第５図は本発明の１実施例を示す。 図中、１．７はパターン・バイオレーション検出回路、
２はアンド回路、３はパターン検出回路。 ４．６はバイオレーション検出回路、５は５ビツトシフ
トレジスタを表す。 特許出願人 富士通株式会社 代理人弁理士 森１）寛（外１名）
Claims (1)
- ＡＭｉ符号化された信号を受信して復号する復号回路に
おいて、受信された信号の正極側信号を順次時系列に記
憶する正極側記憶回路と、受信された信号の負極側信号
を順次時系列に記憶する負極側記憶回路と、前記正極側
記憶回路と前記負極側記憶回路とから順次時系列に出力
された出力信号の和信号を順次時系列に記憶する信号記
憶回路と、前記正極側記憶回路と前記負極側記憶回路と
からの出力信号からバイオレーション信号を検出するバ
イオレーション検出回路と、該バイオレーション検出回
路からの出力信号に基づき前記正極側記憶回路、負極側
記憶回路および信号記憶回路からの信号が夫々所定信号
である場合に前記正極側記憶回路、負極側記憶回路およ
び信号記憶回路の内容を少なくとも所定値に設定するパ
ターン・バイオレーション検出回路とを備えることを特
徴とする復号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24611383A JPS60142652A (ja) | 1983-12-29 | 1983-12-29 | 復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24611383A JPS60142652A (ja) | 1983-12-29 | 1983-12-29 | 復号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142652A true JPS60142652A (ja) | 1985-07-27 |
| JPH0345948B2 JPH0345948B2 (ja) | 1991-07-12 |
Family
ID=17143673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24611383A Granted JPS60142652A (ja) | 1983-12-29 | 1983-12-29 | 復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142652A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236449A (ja) * | 1987-03-12 | 1988-10-03 | 韓国科学技術院 | 有限連続長の最小帯域幅ライン符号化方式 |
-
1983
- 1983-12-29 JP JP24611383A patent/JPS60142652A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236449A (ja) * | 1987-03-12 | 1988-10-03 | 韓国科学技術院 | 有限連続長の最小帯域幅ライン符号化方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345948B2 (ja) | 1991-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3855576A (en) | Asynchronous internally clocked sequential digital word detector | |
| US3810111A (en) | Data coding with stable base line for recording and transmitting binary data | |
| GB1578635A (en) | Dc free encoding for data transmission system | |
| US4040022A (en) | Missing clock detection circuit | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| JPS63296425A (ja) | 通信方法及び符号化装置 | |
| US4675884A (en) | Decoding circuit | |
| DK163776B (da) | Fremgangsmaade og kobling til at skoenne sande data ud fra forvraengede digitale datasignaler | |
| US4227184A (en) | Modified Miller Code encoder | |
| JPS60142652A (ja) | 復号回路 | |
| US5901189A (en) | Symmetrical correlator | |
| DK152635B (da) | Fremgangsmaade til at bringe en oscillator i fase med et indkommende signal samt indretning til udoevelse af fremgangsmaaden | |
| JPS642306B2 (ja) | ||
| SU1615756A1 (ru) | Устройство дл распознавани образов | |
| JPS6124853B2 (ja) | ||
| JP2627890B2 (ja) | デコード回路 | |
| SU1092742A1 (ru) | Устройство дл определени достоверности информации | |
| SU842791A1 (ru) | Устройство дл сравнени чисел | |
| JPH0117177B2 (ja) | ||
| JPH08139613A (ja) | 符号一致検出方式 | |
| JPH0738535A (ja) | ノイズ除去回路 | |
| GB1577688A (en) | Data transmission | |
| JPS63312754A (ja) | エラ−発生回路 | |
| SU932638A1 (ru) | Устройство групповой синхронизации | |
| JPS58182352A (ja) | デジタルデ−タ受信回路 |