JPH0345948B2 - - Google Patents
Info
- Publication number
- JPH0345948B2 JPH0345948B2 JP24611383A JP24611383A JPH0345948B2 JP H0345948 B2 JPH0345948 B2 JP H0345948B2 JP 24611383 A JP24611383 A JP 24611383A JP 24611383 A JP24611383 A JP 24611383A JP H0345948 B2 JPH0345948 B2 JP H0345948B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- storage circuit
- circuit
- pattern
- violation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、復号回路、特にAMi（alternate
mark inversion）符号化されたパルス信号を受
信する際に、パルス信号“０”が所定数連続した
場合に送出される擬似信号を簡単な回路により復
号する復号回路に関するものである。
mark inversion）符号化されたパルス信号を受
信する際に、パルス信号“０”が所定数連続した
場合に送出される擬似信号を簡単な回路により復
号する復号回路に関するものである。
（技術の背景と問題点）
AMi符号（バイポーラ符号）、即ち信号“１”
が入力される毎に信号の極性を正あるいは負に反
転して送出する符号方式では、信号“０”が所定
数以上連続して入力された場合には、信号を受信
するためのクロツクの抽出が行われなくなつてし
まう。このため、送信側では所定数以上信号
“０”が連続して入力された場合に擬似信号例え
ばB8ZS，B6ZS等の擬似信号を送出している。
が入力される毎に信号の極性を正あるいは負に反
転して送出する符号方式では、信号“０”が所定
数以上連続して入力された場合には、信号を受信
するためのクロツクの抽出が行われなくなつてし
まう。このため、送信側では所定数以上信号
“０”が連続して入力された場合に擬似信号例え
ばB8ZS，B6ZS等の擬似信号を送出している。
従来、前記擬似信号を含むAMi信号を受信す
るに当たつて、後述する如く、AMi符号の正極
側信号成分あよび負極側信号成分を記憶させる
夫々専用の記憶回路を設けておき、その記憶内容
によつて擬似信号特有のパターンおよび擬似信号
であることを示すいわゆるバイオレーシヨンを判
定して、復号の際に擬似信号を強制的に“０”等
に変換するようにしていた。しかし、該復号回路
では多数の記憶回路例えばフリツプ・フロツプ回
路を必要とする問題点があつた。
るに当たつて、後述する如く、AMi符号の正極
側信号成分あよび負極側信号成分を記憶させる
夫々専用の記憶回路を設けておき、その記憶内容
によつて擬似信号特有のパターンおよび擬似信号
であることを示すいわゆるバイオレーシヨンを判
定して、復号の際に擬似信号を強制的に“０”等
に変換するようにしていた。しかし、該復号回路
では多数の記憶回路例えばフリツプ・フロツプ回
路を必要とする問題点があつた。
また、受信時に当たつて、擬似信号中に含まれ
るバイオレーシヨンの存在を判定すると共に、受
信したAMi符号の中から直接擬似信号パターン
判定するよう構成した回路が知られている。これ
は、復号された後の擬似信号パターンを記憶する
ため、前述した正および負極性側にそれぞれ記憶
回路を必要とすることなく、１組の記憶回路でよ
いけれども、受信時にバイオレーシヨンの存在を
検出し、記憶しておくバイオレーシヨン記憶回路
が必要となり、回路構成が複雑化してしまうとい
う問題点があつた。
るバイオレーシヨンの存在を判定すると共に、受
信したAMi符号の中から直接擬似信号パターン
判定するよう構成した回路が知られている。これ
は、復号された後の擬似信号パターンを記憶する
ため、前述した正および負極性側にそれぞれ記憶
回路を必要とすることなく、１組の記憶回路でよ
いけれども、受信時にバイオレーシヨンの存在を
検出し、記憶しておくバイオレーシヨン記憶回路
が必要となり、回路構成が複雑化してしまうとい
う問題点があつた。
（発明の目的と構成）
本発明の目的は、前記問題点を解決することに
あり、擬似信号例えばB8ZSパターン
（000VB0VB）の特徴に着目し、バイオレーシヨ
ンが検出されるまでの前半部（例えば000V）が
検出されるまでの間正極性および負極性夫々別個
に記憶する構成を採用することにより、簡単な回
路構成により擬似信号を検出して擬似信号パター
ンを全て強制的に“０”等の形に復号することが
できるようにしている。そのため、本発明の復号
回路は、AMi符号化された信号を受信して復号
する復号回路において、 受信された信号の正極側信号を順次時系列に記
憶する正極側記憶回路と、 受信された信号の負極側信号を順次時系列に記
憶する負極側記憶回路と、 前記正極側記憶回路と前記負極側記憶回路とか
ら順次時系列に出力された出力信号の和信号を順
次時系列に記憶する信号記憶回路と、 前記正極側記憶回路と前記負極側記憶回路とか
らの出力信号からバイオレーシヨン信号を検出す
るバイオレーシヨン検出回路と、 該バイオレーシヨン検出回路からの出力信号に
基づき前記正極側記憶回路、負極側記憶回路およ
び信号記憶回路からの信号が夫々擬似信号に対応
するパターンに該当する場合に前記正極側記憶回
路、負極側記憶回路および信号記憶回路の内容を
オール零にクリヤするパターン・バイオレーシヨ
ン検出回路とを備えることを特徴としている。
あり、擬似信号例えばB8ZSパターン
（000VB0VB）の特徴に着目し、バイオレーシヨ
ンが検出されるまでの前半部（例えば000V）が
検出されるまでの間正極性および負極性夫々別個
に記憶する構成を採用することにより、簡単な回
路構成により擬似信号を検出して擬似信号パター
ンを全て強制的に“０”等の形に復号することが
できるようにしている。そのため、本発明の復号
回路は、AMi符号化された信号を受信して復号
する復号回路において、 受信された信号の正極側信号を順次時系列に記
憶する正極側記憶回路と、 受信された信号の負極側信号を順次時系列に記
憶する負極側記憶回路と、 前記正極側記憶回路と前記負極側記憶回路とか
ら順次時系列に出力された出力信号の和信号を順
次時系列に記憶する信号記憶回路と、 前記正極側記憶回路と前記負極側記憶回路とか
らの出力信号からバイオレーシヨン信号を検出す
るバイオレーシヨン検出回路と、 該バイオレーシヨン検出回路からの出力信号に
基づき前記正極側記憶回路、負極側記憶回路およ
び信号記憶回路からの信号が夫々擬似信号に対応
するパターンに該当する場合に前記正極側記憶回
路、負極側記憶回路および信号記憶回路の内容を
オール零にクリヤするパターン・バイオレーシヨ
ン検出回路とを備えることを特徴としている。
（発明の実施例）
以下図面に基づいて本発明を詳細に説明する。
第１図はAMi符号を説明する説明図、第２図
は擬似信号パターン（B8ZSパターン）を説明す
る説明図、第３図および第４図は従来のB8ZSパ
ターン復号回路例、第５図は本発明の一実施例を
示す。
は擬似信号パターン（B8ZSパターン）を説明す
る説明図、第３図および第４図は従来のB8ZSパ
ターン復号回路例、第５図は本発明の一実施例を
示す。
図中、１，７はパターン・バイオレーシヨン検
出回路、２はアンド回路、３はパターン検出回
路、４，６はバイオレーシヨン検出回路、５は５
ビツトシフトレジスタを表す。
出回路、２はアンド回路、３はパターン検出回
路、４，６はバイオレーシヨン検出回路、５は５
ビツトシフトレジスタを表す。
第１図ＡはAMi符号化された信号例を示す。
AMi符号はバイポーラ符号ともいわれ、前述し
た如く、信号“１”が入力される毎に信号の極性
を正あるいは負に反転する符号化方式である。
AMi符号はバイポーラ符号ともいわれ、前述し
た如く、信号“１”が入力される毎に信号の極性
を正あるいは負に反転する符号化方式である。
第１図Ｂは第１図Ａ図示AMi信号から正極側
信号のみを抽出したいわゆるPPCM信号を示す。
信号のみを抽出したいわゆるPPCM信号を示す。
第１図Ｃは第１図Ａ図示AMi信号から負極側
信号のみを抽出したNPCM信号を示す。
信号のみを抽出したNPCM信号を示す。
第２図Ａは擬似信号であるB8ZSパターン例を
示す。これは、前述したようにAMi符号化する
際に所定数信号“０”が連続して入力された場合
に、受信側でクロツク抽出を行わせるために必要
な擬似信号である。
示す。これは、前述したようにAMi符号化する
際に所定数信号“０”が連続して入力された場合
に、受信側でクロツク抽出を行わせるために必要
な擬似信号である。
図中“Ｖ”は直前の信号の極性と同極性の信号
を意味し（図示および図示の如く、直前の信
号が“１”であれば“Ｖ”として“１”を与え、
直前の信号が“０”であれば“Ｖ”として“０”
を与える）、図中“Ｂ”は直前の信号の極性と逆
極性の信号を意味する（図示および）。即ち、
“Ｖ”はAMi符号化規則に反する信号であり、該
“Ｖ”信号を検出しかつ所定パターンの信号が受
信された場合に擬似信号が受信されたことが判明
する。そして、B8ZSパターン“000VB0VB”な
る一連の信号が受信された際に、該一連の信号を
全て強制的に信号“00000000”等に復号すれば、
正しい信号に復号されると共に、一連の信号によ
つてクロツクの抽出が行われる。
を意味し（図示および図示の如く、直前の信
号が“１”であれば“Ｖ”として“１”を与え、
直前の信号が“０”であれば“Ｖ”として“０”
を与える）、図中“Ｂ”は直前の信号の極性と逆
極性の信号を意味する（図示および）。即ち、
“Ｖ”はAMi符号化規則に反する信号であり、該
“Ｖ”信号を検出しかつ所定パターンの信号が受
信された場合に擬似信号が受信されたことが判明
する。そして、B8ZSパターン“000VB0VB”な
る一連の信号が受信された際に、該一連の信号を
全て強制的に信号“00000000”等に復号すれば、
正しい信号に復号されると共に、一連の信号によ
つてクロツクの抽出が行われる。
第２図Ｂおよび第２図Ｃは夫々第２図Ａ図示
AMi信号の正極側および負極側の信号である
PPCMおよびNPCMを示す。
AMi信号の正極側および負極側の信号である
PPCMおよびNPCMを示す。
第３図は受信されたAMi信号を正極側および
負極側夫々別個にFF（フリツプフロツプ回路）に
記憶させた従来の復号回路例を示す。
負極側夫々別個にFF（フリツプフロツプ回路）に
記憶させた従来の復号回路例を示す。
図中１はパターン・バイオレーシヨン検出回路
である。該回路１は受信されたAMi信号が図中
の左端部から正極側信号（PPCM）と負極側信
号（NPCM）とに夫々分離されて順次右方向に
クロツク信号に同期してシフトされ、図示B8ZS
パターンが図中の夫々のFF１ないしFF８および
FF１′ないしFF８′に格納された場合に、各FF
に記憶されている図示B8ZSパターン
“000VB0VB”を強制的に“0000 0000”にクリ
アする。これにより、正しい復号が行われる。
である。該回路１は受信されたAMi信号が図中
の左端部から正極側信号（PPCM）と負極側信
号（NPCM）とに夫々分離されて順次右方向に
クロツク信号に同期してシフトされ、図示B8ZS
パターンが図中の夫々のFF１ないしFF８および
FF１′ないしFF８′に格納された場合に、各FF
に記憶されている図示B8ZSパターン
“000VB0VB”を強制的に“0000 0000”にクリ
アする。これにより、正しい復号が行われる。
このような回路構成では、正極側および負極側
に夫々B8ZSパターンのビツト数に相当するFFを
設けなければならず、記憶回路数が多く成つてし
まう問題点があつた。
に夫々B8ZSパターンのビツト数に相当するFFを
設けなければならず、記憶回路数が多く成つてし
まう問題点があつた。
第４図は受信されたAMi信号を正極側および
負極側を一緒に合成した信号の形でFFに記憶さ
せると共に受信時にバイオレーシヨン信号“Ｖ”
を検出してシフトレジスタに記憶させた従来の復
号回路例を示す。
負極側を一緒に合成した信号の形でFFに記憶さ
せると共に受信時にバイオレーシヨン信号“Ｖ”
を検出してシフトレジスタに記憶させた従来の復
号回路例を示す。
図中２はアンド回路であり、パターン検出回路
３によつてFF１ないしFF８にB8ZSパターン
“00011011”が格納されたことが検出され、かつ
バイオレーシヨン信号“Ｖ”が５ビツトシフトレ
ジスタ５の図示所定位置に格納されたことが検出
された場合にFF１ないしFF８を全て強制的にク
リアするものである。
３によつてFF１ないしFF８にB8ZSパターン
“00011011”が格納されたことが検出され、かつ
バイオレーシヨン信号“Ｖ”が５ビツトシフトレ
ジスタ５の図示所定位置に格納されたことが検出
された場合にFF１ないしFF８を全て強制的にク
リアするものである。
このような構成では、AMi信号を受信した際
に、バイオレーシヨン信号“Ｖ”を検出するバイ
オレーシヨン回路およびバイオレーシヨン信号
“Ｖ”を順次格納し、クロツクに同期してシフト
させるためのシフトレジスタ等を必要とするた
め、複雑化してしまう問題点があつた。
に、バイオレーシヨン信号“Ｖ”を検出するバイ
オレーシヨン回路およびバイオレーシヨン信号
“Ｖ”を順次格納し、クロツクに同期してシフト
させるためのシフトレジスタ等を必要とするた
め、複雑化してしまう問題点があつた。
そこで、本発明は擬似信号である例えばB8ZS
パターンの特徴に着目し、バイオレーシヨン信号
“Ｖ”が検出される前半部例えば信号“000V”が
検出されるまでの間正極性側および負極性側夫々
別個に記憶する構成を採用することにより、簡単
な回路構成により、復号化することとしている。
以下説明する。
パターンの特徴に着目し、バイオレーシヨン信号
“Ｖ”が検出される前半部例えば信号“000V”が
検出されるまでの間正極性側および負極性側夫々
別個に記憶する構成を採用することにより、簡単
な回路構成により、復号化することとしている。
以下説明する。
第５図において、図中左端部から受信された
AMi信号の正極側（PPCM）および負極側
（NPCM）の信号が夫々順次入力され、図中FF
１ないしFF４およびFF１′ないしFF４′には
夫々PPCMおよびNPCMの信号がクロツクに同
期して順次右方向にシフトされる。そして、図中
FF５ないしFF８にはFF４とFF４′とからの出力
信号の論理和に相当する信号が順次格納され、ク
ロツクに同期して右方向にシフトされる。
AMi信号の正極側（PPCM）および負極側
（NPCM）の信号が夫々順次入力され、図中FF
１ないしFF４およびFF１′ないしFF４′には
夫々PPCMおよびNPCMの信号がクロツクに同
期して順次右方向にシフトされる。そして、図中
FF５ないしFF８にはFF４とFF４′とからの出力
信号の論理和に相当する信号が順次格納され、ク
ロツクに同期して右方向にシフトされる。
図中６はバイオレーシヨン検出回路であつて、
FF４とFF４′とからの出力信号の論理和に相当
する信号がFF５に格納されて行くが、この間に、
該格納した信号がバイオレーシヨン“Ｖ”である
か否かを検出する回路である。バイオレーシヨン
“Ｖ”は前述したように直前に検出された信号の
極性と同極性の信号がFF４あるいはFF４′から
の出力信号に含まれる場合に検出される。そし
て、バイオレーシヨン検出回路６は、バイオレー
シヨン信号“Ｖ”に相当する信号が“１”の形で
FF５に格納された後、例えば１クロツク遅れて
バイオレーシヨン信号“Ｖ”が検出されたことを
パターン・バイオレーシヨン検出回路７に送出す
る。
FF４とFF４′とからの出力信号の論理和に相当
する信号がFF５に格納されて行くが、この間に、
該格納した信号がバイオレーシヨン“Ｖ”である
か否かを検出する回路である。バイオレーシヨン
“Ｖ”は前述したように直前に検出された信号の
極性と同極性の信号がFF４あるいはFF４′から
の出力信号に含まれる場合に検出される。そし
て、バイオレーシヨン検出回路６は、バイオレー
シヨン信号“Ｖ”に相当する信号が“１”の形で
FF５に格納された後、例えば１クロツク遅れて
バイオレーシヨン信号“Ｖ”が検出されたことを
パターン・バイオレーシヨン検出回路７に送出す
る。
図中７はパターン・バイオレーシヨン検出回路
であつて、前記バイオレーシヨン検出回路６から
１クロツク遅れて送出されたバイオレーシヨン信
号“Ｖ”が入力された場合に、入力される。当該
バイオレーシヨン信号“Ｖ”を検出するに当つて
は、バイオレーシヨン検出回路６が、FF５に
“１”が与えられたときの前回の信号が正極側で
あつたか負極側であつたかを記憶しており、当該
記憶している極性と同じ極性のものが到来した場
合にバイオレーシヨン信号“Ｖ”を検出するよう
にする。
であつて、前記バイオレーシヨン検出回路６から
１クロツク遅れて送出されたバイオレーシヨン信
号“Ｖ”が入力された場合に、入力される。当該
バイオレーシヨン信号“Ｖ”を検出するに当つて
は、バイオレーシヨン検出回路６が、FF５に
“１”が与えられたときの前回の信号が正極側で
あつたか負極側であつたかを記憶しており、当該
記憶している極性と同じ極性のものが到来した場
合にバイオレーシヨン信号“Ｖ”を検出するよう
にする。
上記の如くバイオレーシヨン信号“Ｖ”がパタ
ーン・バイオレーシヨン検出回路７に入力された
場合に、FF５ないしFF８に格納されている信号
がB8ZSパターンの前半部の極性のない信号
“0001”と等しく、バイオレーシヨン検出回路６
からの当該“0001”における“１”がバイオレー
シヨンか否かを判断した結果と、かつFF１ない
しFF４およびFF１′ないしFF４′に格納されて
いる信号がB8ZSパターンの後半部の極性を有す
る信号“B0VB”と等しいときに、全FFにクリ
ア信号を送出してB8ZSパターン“000VB0VB”
を強制的に“00000000”に変換して復号化する。
ーン・バイオレーシヨン検出回路７に入力された
場合に、FF５ないしFF８に格納されている信号
がB8ZSパターンの前半部の極性のない信号
“0001”と等しく、バイオレーシヨン検出回路６
からの当該“0001”における“１”がバイオレー
シヨンか否かを判断した結果と、かつFF１ない
しFF４およびFF１′ないしFF４′に格納されて
いる信号がB8ZSパターンの後半部の極性を有す
る信号“B0VB”と等しいときに、全FFにクリ
ア信号を送出してB8ZSパターン“000VB0VB”
を強制的に“00000000”に変換して復号化する。
図中出力Ｉないし出力はAMi信号が左端の
PPCMあるいはNPCMに入力された後、６クロ
ツクないし８クロツク（６ビツトないし８ビツ
ト）遅れて出力されるものである。図中FF１お
よびFF１′は必要に応じて設ければよく、必ずし
も必要としない。
PPCMあるいはNPCMに入力された後、６クロ
ツクないし８クロツク（６ビツトないし８ビツ
ト）遅れて出力されるものである。図中FF１お
よびFF１′は必要に応じて設ければよく、必ずし
も必要としない。
尚、第５図図示本発明の一実施例では、B8ZS
パターンの復号回路について示したが、これに限
られることなく、例えばB6ZSパターン
“0VB0VB”を復号するには図中FF７，FF８を
削除等することにより、他の擬似信号についても
同様に復号し得るものである。
パターンの復号回路について示したが、これに限
られることなく、例えばB6ZSパターン
“0VB0VB”を復号するには図中FF７，FF８を
削除等することにより、他の擬似信号についても
同様に復号し得るものである。
（発明の効果）
以上説明した如く、本発明によれば、AMi信
号中に含まれる擬似信号、例えばB8ZSパターン
の前半部におけるバイオレーシヨン“Ｖ”が検出
されるまでの間、正極性および負極性夫々別個に
記憶する構成を採用しているため、簡単な回路構
成によりAMi信号中に含まれるB8ZS等の擬似信
号の復号を行うことができる。
号中に含まれる擬似信号、例えばB8ZSパターン
の前半部におけるバイオレーシヨン“Ｖ”が検出
されるまでの間、正極性および負極性夫々別個に
記憶する構成を採用しているため、簡単な回路構
成によりAMi信号中に含まれるB8ZS等の擬似信
号の復号を行うことができる。
第１図はAMi符号を説明する説明図、第２図
は擬似信号パターン（B8ZSパターン）を説明す
る説明図、第３図および第４図は従来のB8ZSパ
ターン復号回路例、第５図は本発明の一実施例を
示す。 図中、１，７はパターン・バイオレーシヨン検
出回路、２はアンド回路、３はパターン検出回
路、４，６はバイオレーシヨン検出回路、５は５
ビツトシフトレジスタを表す。
は擬似信号パターン（B8ZSパターン）を説明す
る説明図、第３図および第４図は従来のB8ZSパ
ターン復号回路例、第５図は本発明の一実施例を
示す。 図中、１，７はパターン・バイオレーシヨン検
出回路、２はアンド回路、３はパターン検出回
路、４，６はバイオレーシヨン検出回路、５は５
ビツトシフトレジスタを表す。
Claims (1)
- 【特許請求の範囲】 １ AMi符号化された信号を受信して復号する
復号回路において、 受信された信号の正極側信号を順次時系列に記
憶する正極側記憶回路と、 受信された信号の負極側信号を順次時系列に記
憶する負極側記憶回路と、 前記正極側記憶回路と前記負極側記憶回路とか
ら順次時系列に出力された出力信号の和信号を順
次時系列に記憶する信号記憶回路と、 前記正極側記憶回路と前記負極側記憶回路とか
らの出力信号からバイオレーシヨン信号を検出す
るバイオレーシヨン検出回路と、 該バイオレーシヨン検出回路からの出力信号に
基づき前記正極側記憶回路、負極側記憶回路およ
び信号記憶回路からの信号が夫々擬似信号に対応
するパターンに該当する場合に前記正極側記憶回
路、負極側記憶回路および信号記憶回路の内容を
オール零にクリヤするパターン・バイオレーシヨ
ン検出回路とを備えることを特徴とする復号回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24611383A JPS60142652A (ja) | 1983-12-29 | 1983-12-29 | 復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24611383A JPS60142652A (ja) | 1983-12-29 | 1983-12-29 | 復号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142652A JPS60142652A (ja) | 1985-07-27 |
| JPH0345948B2 true JPH0345948B2 (ja) | 1991-07-12 |
Family
ID=17143673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24611383A Granted JPS60142652A (ja) | 1983-12-29 | 1983-12-29 | 復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142652A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890004318B1 (ko) * | 1987-03-12 | 1989-10-30 | 한국과학기술원 | 유한 연속장의 최소대역폭 선로부호화 방식 |
-
1983
- 1983-12-29 JP JP24611383A patent/JPS60142652A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60142652A (ja) | 1985-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1578635A (en) | Dc free encoding for data transmission system | |
| US5390195A (en) | Miller-squared decoder with erasure flag output | |
| JPH0558293B2 (ja) | ||
| US4860324A (en) | Information data recovering apparatus | |
| ES418941A1 (es) | Un metodo para registrar un bloque de datos digitales, des-codificar dichos datos registrados y detectar errores de formato en dichos datos registrados. | |
| JPS62177762A (ja) | デ−タ復調方式 | |
| JPH0345948B2 (ja) | ||
| JPH01141436A (ja) | フレーム同期化方法 | |
| JPS62272726A (ja) | 符号化回路 | |
| JP2606194B2 (ja) | デジタル信号の伝送装置 | |
| JPH0738535A (ja) | ノイズ除去回路 | |
| JPS642306B2 (ja) | ||
| KR940000681B1 (ko) | 디지탈 신호의 에러 정정회로 | |
| JPS61101138A (ja) | フレ−ム同期方式 | |
| JPS6243269B2 (ja) | ||
| JPH0253326A (ja) | Ｈｄｂ−３デコーダ符号則誤検出回路 | |
| JP2668901B2 (ja) | 符号化装置 | |
| JPH0129339B2 (ja) | ||
| JPS5869151A (ja) | 復号化回路 | |
| JPH0137890B2 (ja) | ||
| JP2002150718A (ja) | 内挿装置 | |
| JPH0242275B2 (ja) | ||
| JPH0319431A (ja) | 復調装置 | |
| JPS6053336B2 (ja) | 同期ずれ検出装置 | |
| JPS59134938A (ja) | デイジタル信号伝送方式 |