JPS60142756A - 時分割多重メモリバンク制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、メモリのバンク選択を時分割に制御するのに
好適な時分割多重メモリバンク制御方式〔発明の背景〕 例えばプリンタ制御装置では、各種タスク用に複数のメ
モリバンクが用いられている。従来、この種のメモリバ
ンクの制御は、単に複数個のメモリバンクを切替えるこ
とＫよりバンク制御しているので、プログラム設計者は
、メモリのバンク切替状態を常に意識しながら、その時
々に適当なバンクに切替なければならなかった。又、Ｒ
ＡＭアクセス七−ドの１つであるＤ　Ｍ　Ａ　（Ｄｉｒ
ｅｏｔｍｅｍｏｒｙ　Ａｃｏｅｓａ　）モード等のハー
ドウェアに依存させる一連のメモリアクセス時には、プ
日グラムの介入が難しい為、プ日グラムが別バンクに切
替えてＲＡＭのアクセスをしたくても、ハードに依存さ
れている一連のＤＭＡモードが終了するまで、プログラ
ムは別バンクへの切替を待たされる為、総合的なトータ
ルスループットを落す結果となっていた。

〔発明の目的〕

本発明の目的は、各種タスクで必要とするメモリバンク
のアクセスを可能とし、システム処理の効率向上及びコ
ントロールウェアのバンク管理の簡易化を図るメモリ制
御方式を提供することＫある。

〔発明の概要〕

本発明は、特定バンクにく〜りつけられた一連のタスク
処理の間隙をくぐって、ハードウェアが自由にメモリバ
ンクの切替えを行い、別バンクでのＲＡＭアクセスを必
要とするタスク処理を待たすことなく、バンクの切替え
を可能とするものである。

〔発明の実施例〕

第１図は本発明の一実施例を示すブロック図である。同
図において、１は１６ビツトのアドレスバス、２は入出
力ポート指定のＩＯ／Ｍ信号、３は８ビツトのデータバ
ス、４はリード／ライトストローブ信号、５は複数本か
らなるＤＭＡ制御部の出力信号であるＤＡＣＫ信号、６
はＲＡＭ群の入力信号であるライトイネーブル（ＷＥ）
信号、７はローアドレス（ＲＡＳ　）信号、８はカラム
アドレス（ａｈｓ）信号、９は１６ビツトのアドレスバ
ス情報を１４のメモリアドレスセレクタによりユニーク
に変換された８ビツトのＲＡＭアドレス信号である。１
０，１１．１２はアドレスバス１により指示される番地
へデータバス３の情報を保持する為の複数から成るポー
ト群、１６はＤＭＡ制御部からどのＤＭＡチャネルにバ
スの専有を許可するかを示すＤＡＣＫ信号５により１２
のポート群出力の１つを取り出し次段回路の１４メモリ
バンク入力として与える為のデコーダ回路である。

１４はデコーダ回路１３の出力及びアドレスバス１の１
６ビツトを入力とし、ＲＡＭブｐツク（バンク）の制御
を行うメモリバンクセレクタ回路、１５ば６４×９ビツ
トから成るＲＡＭブロック３つからなるＲＡＭブロック
群、１６はライトサイクルにおいてデータバスの内容を
ＲＡＭへ書き込む方向に信号を切替え、又、リードサイ
クルでＲＡＭからの読出しデータをデータバス３へ読み
出す方向に切替える双方向ゲート群である。

以下、漢字プリンタ制御装置に適用する場合を例に第１
図の動作を説明する。

漢字プリンタ制御装置で使用するＤＭＡ処理には、上位
機から送られてくるデータ受信タスク、及び上位機から
送られてきたキャラクタ・フォントをドツト分解し下位
機のプリンタへ直接転送可能とする為の縦横変換タスク
、縦横変換タスクによりプリンタへ直接送られるように
編集されたイメージバッファの内容をプリンタへ転送す
る印字データ転送ＴＡＳＫがある。ＤＭ人のモードには
サイクルスチールモート及ヒバ−ストモードの２通りが
あるが、前記縦横変換ＴＡＳＫで使用のモードは、一連
のＤＭＡＩＡ！埋バイト数も少く時間も短い。従って連
続してバスを専有するバーストモードである。又、前記
データ受信ＴＡＳＫ及び印字データ転送ＴＡ　ＳＫは、
各々のＴＡＳＫの特徴から、一連のＤＭＡ処理における
ＤＭＡ処理バイト数も多く、又、時間的にも長い。さら
に、１バイトの処理毎に、上位機、下位機の処理性能の
関係から、時間的空間が生じる。サイクルスチールモー
ドは、上記時間的空間を利用して、別なＴＡＳＫ処理を
並行して処理し、トータル処理時間を短縮するものであ
る。従って、漢字プリンタ制御装置では、上記データ受
信ＴＡＳＫ及び印字データ転送ＴＡＩ９にの両ＤＭＡ処
理をサイクルスチールモード扱いとしている。

はじめ、第１図におけるＲＡＭブロック群のメモリレイ
アウトについて説明する。こ又で、漢字プリンタ制御装
置には１６ビツト・マイクロブ四セッサを使用するとす
る。この場合、アドレス空間はＯＯＯＯＨ−Ｆ　Ｆ　Ｆ
　Ｆ　Ｈの６４にバイトまでしかアドレッシングできな
いが、漢字プリンタ制御装置が常時サービス可能な漢字
キャラクタは１０２４ｍ（約７４にバイト）必要である
。この為、第１図のメモリバンクセレクタ１４でバンク
制御を行い、メモリ空間の拡張を行っている。

第２図（１）は第１図のデコーダ回路１３の出力信号２
°〜２３の内容によりメモリバンクセレクタ１４により
選択されるバンクを示したものである。

第２図（２）は、第２図（１）により選択されたメモリ
バンクのアドレス空間を示したものである。各バンク切
替状態において、常に０ＯＯＯＨ〜７ＦＦＦＦＨまでの
アドレス空間はａバンクに固定であり、このａバンクは
、メインプログラムの格納されるプログラム領域及びプ
リンタに印字すべき文字のコードが格納される画面バッ
ファ領域である。８０００Ｈ〜ＦＦＦＦＨのアドレス空
間であるｂバンクは、プリンタへ直接転送すべく編集さ
れたドツトイメージの印字データを格納するイメージバ
ッファ領域であり、０〜ｒ又はｄ〜ｆ′は上位機から送
られてくる１０２４種の漢字キャラクタが格納される。

当然ｂ−ｔ、ｄ〜ｆは同一アドレス空間である為、バン
クの切替えにより使用される。このうち０〜ｒ及びｄ−
ｆ’のバンクは、物理的に同一なアドレス空間である。

このバンクの切替は、漢字キャラクタの縦横変換タスク
処理をやり易く考慮したものである。

上位機に対し、プリンタ制御装置はビデオデータターミ
ナルと全く同一形態で接続される為、上位機は、ビデオ
データターミナルと全く同一条件で漢字キャラクタを書
き込んで（る。即ち、　８０００Ｈ〜ＦＦＦＦＨのアド
レス空間においてｏ’、ｄ、θ′。

ｆ′の順にメモリバンクを切替え、漢字キャラクタの曹
き込みサービスを行う。

上記バンク切替状態におけるアドレス付けは、ビデオデ
ータターミナルのごとく、表示すべき文字のコードが格
納されたｂバンクの画面バッファエリアのコードから、
文字のアドレスをスキャンニングジェネレートするビデ
オデータターミナルにおいては有利であるが、プリンタ
等のごとく、印字ヘッドのワイヤートッドが縦方向に配
列されたプリンタを制御するプリンタ制御装置には、上
記ｃ′〜（／バンクによるアドレス付けは、極めて不利
である。従ってプリンタ制御装置においては、０１ｅ１
１ｅｊ、ｆバンクに切替え、縦方向にアドレス付けして
読み出し可能となるようバンク制御が可能な構造として
いる。

漢字プリンタのＤＭＡ処理のタスクには、前記した如く
、上位機からのデータ受信タスク、ＣＧの縦横変換タス
ク、プリンタへの印字タスクの３通りがあるが、ＤＭＡ
をサイクルスチールモードで実施するところのデータ受
信タスク及びプリンタ印字タスクを、各タスク間で、必
要なバンクにおいて互いのおいている時間を利用し時分
割制御することにより、タスクの同時処理が可能である
。

次に、各タスクのＤＭＡ専有とバンクの切替動作を説明
する。

印字データ転送タスク時は、ａｂバンクのイメージバッ
ファの内容をプリンタへ転送する為、第１図の１０．１
１．１２で構成されるＩ　／　Ｏボートの保持回路ＧＫ
データバス情報の下位４ビツト、ＯＨプログラムのＯＵ
Ｔ命令により保持される。

同様に、上位機からのデータ受信タスク時に、ａｄバン
クが選択されるようＩ　／　Ｏボートの保持回路ＢＫＣ
Ｈを保持させる。さらにＤＭＡ処理を必要としないＰ　
Ｉ　Ｏ（Ｐｒｏｇｒａｍ　Ｉｎｐｕｔ　０ｕｔｐｕｔ　
）　ｒＰ　Ｍ　Ａ　（Ｐｒｏｇｒａｍ　Ｍｅｍｏｒｙ　
Ａｃｃｅｓｓ　）時は、ａｂバンクに切替わるよう保持
回路ＡにＯＨを保持させる。ＤＭＡ制御部は各タスクの
ＤＭＡ要求を優先判定し、ＤＡＣＫ信号５をデコーダ回
路１３に応答し、保持回路Ａ〜０の１つを選択し、その
出力をメモリバンクセレクタ１４の入力情報として与え
る。例えば、印字データ転送タスク処理時間においては
、ＤＭＡ制御部からｎ　Ａ　ｃ　Ｋ　（ｌｌ信号が応答
され、１２における保持回路Ｃの出力がメモリバンクセ
レクタ１４に与えられる。同様にして、上位機からのデ
ータ受信タスクでは、ＤＡＯＫ（０）信号を応答し、１
２における保持回路Ｂの出力が選択される。又、ＤＭＡ
処理を行わないＰＩＯ。

ＰＭＡ処理においては、ＤＭＡ制御部からの応答信号が
Ｄ　Ａ　ｃ　Ｋ（０）、　ｎ　Ａ　ｃ　Ｋ（１）である
為、１２１／（おける保持回路Ａの出力が選択され、メ
モリバンクセレクタ１４０入力情報となる。メモリバン
クセレクタ１４は、１６ビツトのアドレスバス情報及び
各保持回路の出力を入力とし、出力のチップセレクト信
号、及びＲＡＭアドレス信号をヱニークに変換し、ＲＡ
Ｍブ四ツク群１５のバンク制御を行う。

第２図＋１１から分るように、印字データ転送タスク時
は、保持回路Ｇの出力、ＯＨがバンクセレクタ回路１４
に反映し、ａｂバンクを選択する。同様に、上位機から
のデータ受信タスクにおいては、保持回路Ｂの出力が反
映し、ａ、ｏ’バンクを、又、ＤＭＡ処理を必要としな
いその他のタスクにおいては、保持回路Ａの出力が反映
し、ａｂパンクを選択する。

第６図は上記各部の動作の切替りを示すタイムチャート
である。各タスクのＤＭＡによるバス専有要求が、ＤＲ
ｇＱＯ〜１によりＤＭＡ制御部へ出力される。ＤＭＡ制
御では優先判定を行い、ＤＡ（３ＫＯ〜１を応答してバ
スの専有を許可する。

あらかじめ誓き込まれた保持回路Ａ、ＢあるいはＣの出
力はＤＡＯＫ信号によりメモリバンクセレクタ１４の入
力情報になり、バンクの切替えを行うＯ このようなメモリバンク制御において、プリンタ制御装
置が、印字タスクの処理においてメモリのｂバンクに編
集したドツトイメージのバッファを、下位機であるプリ
ンタにＤＭＡのチャネルモードによりデータ転送中であ
るとき、上位機である端末制御装置よりＣ′バンクへ文
字の部分書き替え要求があった場合、ＤＭＡ制御部のバ
ス専有許可信号及びプログラムにより、あらかじめ各チ
ャネルの専用保持回路の出力信号を入力としてメモリバ
ンクセレクタを効率良く切替え、上位機からの要求であ
るＣ′バンクへの文字の部分書替え処理及び下位機であ
るプリンタへｂバンクのイメージパツンアデータ転送を
、交互に無駄なく進めて行く。

本実施例によれば、上位機からの文字の書替え要求及び
プリンタへの印字データ転送を時分割に並行処理して行
くので、トータルスループットを飛躍的に向上するとい
う効果がある。

〔発明の効果〕

本発明によれば、ハードウェアに依存し、各タスクで使
用する複数のメモリバンクのＤＭＡ処理において、各々
必要とするメモリバンクのＲＡＭアクセスが自由にでき
るので、各タスクにおける処理が長時間時たされること
なく、効率良く処理される為、トータルスループットを
向上するという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
メモリバンク切替とメモリレイアウトを示す図、第３図
は各ＤＭＡのバス専有とバンクの切替え動作のタイミン
グ図である。 １・・・アドレスバス、３・・・データバス、１０・・
・アドレスデコーダ、１１・・・同期化アンドゲート、
１２・・・保持回路、１３・・・デコーダ回路、１４・
・・メモリバンクセレクタ、１５・・・ＲＡＭ７日２２
群、１６・・・双方向ゲートロ

Claims (1)

【特許請求の範囲】
1. （１）複数のメモリバンクを制御する方式において、メ
   モリバスの専有状態を認知し、特定メモリバンクに対す
   る一連のタスク処理の間１１にメ篭りバンクを選択的に
   切り替え、該切り替えたメモリバンクに対して他のタス
   ク処理のためにアクセスせしめることを特徴とする時分
   割多重メモリバンク制御方式。