JPS6014336A - 命令処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、通常の計算機アーキテクチャにおける命令セ
ットよりずっと小規模の命令セット（以下、基本命令セ
ットという）しか持たない計算機システムに係る。

［従来技術］ 最近のＶＬＩＳ技術の発達により、マイクロプロセツサ
の設計に関しては、相反する２つのアプローチが可能に
なってきた。第１のアプローチは、Ｖ　ＬＩ　Ｓを十二
分に利用して、これまではソフトウェアで実現されてい
た機能をハードウェアで実現させるものである。当然の
結果として、マイクロプロセッサの物理的な構成は複雑
になる。これに対して第２のアプローチは、これまでよ
り多くの機能をラフ１−ウェアで実現させることによっ
て、簡単で且つ高速のマイクロプロセッサを構成しよう
とするものである。後背のアプローチの代表的な例が下
記の文献に記載されている。

（１）　Ｇｅｏｒｇｅ　Ｒａｄｉｎ“Ｔｈｅ　８０１　
ｔ４ｉｎｉｃｏｍｐｕｔｅｒ”Ａ、ＣＭ　５ＩＧＰＬＡ
Ｎ　Ｎ０ＴＩＣＥＳ、第１７巻、第４号、１９８２月４
月、３９〜４７頁（２）　Ｐａｔｔｅｒｓｏｎ、　５ｅ
ｑｕｊｎ“ＲＩ　ＳＣＩ　：ａ　Ｒｅｄｕｃｅｄ　Ｉｎ
５ｔｒｕｃｔ：ｉｏｎ　Ｓｅｔ　ＶＬＳＩ　Ｃｏｍｐｕ
ｔｅｒ”ＩＥＥＥＣｏｍｐｕｔｅｒ、１９８２年９月、
８〜２０頁第１のアプローチは、ソフトウェアの開発費
用及びその実行速度を考えた場合、年ごとに安くなって
いるＶ　Ｌ　Ｓ　Ｉ回路を用いてシステムを構成した方
が全体として価格性能比を上げることができる、という
考えに基いている。従って、第１−のアプローチをとる
システム設計者は、Ｖ　Ｌ　Ｓ　Ｉ回路の潜在能力に合
わせてアーキテクチャをより複雑にしている。これは、
最近の計算機とその前の計算機、例えばＶＡＸ、１１と
ＰＤＰ−，１１、ＩＢＭシステム／３８とｌｌ３Ｍシス
テム／３、インテルＡ　Ｐ　、Ｘ　−４，３２と８０８
６、などを比較してみれば明らかである。ただしアーキ
テクチャが複雑になると、それだけシステム設計に要す
る時間が長くなり、設計ミスの可能性も増える。この型
のシステムは大規模命令セット計算機システム、略して
Ｃｌ５Ｃシステムと呼ばれている。

これに対して、前記の文献に記載されているような第２
のアプローチに従って構成されたシステムは小規模命令
セット計算機（ＲＴ　Ｓ　Ｃ）システムあるいは基本命
令セットＨ］算機システム（以下、ＰＲＩＳＭシステム
という）と呼ばれる。ＰＲＩＳＭシステムの中心はＣＰ
Ｕである。システム設計の大部分は、ユーザに対してＣ
Ｐ　Ｕの基本能力３− を使用可能にする、ということに向けられている。

全体的な構成は従来のＣＰＵとは幾分異なっている。

本発明もＰ　ＲＴ　Ｓ　Ｍシステムを対象にしているの
で、以下前記の文献に記載されているＣＰＵの改削原理
及び従来のＣＰ　Ｕとの違いについて、本発明に関係す
る範囲内で少し詳しく説明する。

小型ないし中型の汎用計算機システムにおける通常のＣ
ＰＵは、アーキテクチャを１′解釈”する布線式マイク
ロプロセッサで構成されている。このようなＣＰ　Ｕで
は、１つのＣＰＵ命令を実行するために、制御記憶装置
にある幾つかのマイクロ命令が実行される。１つの平均
的なＣＰＵ命令を実行するのに必要なマイクロ命令（マ
シンサイクル）の数は、使用されているマイクロプロセ
ッサの能力（従って価格）、ＣＰＵアーキテクチャの複
雑さ、及び実行中のアプリケーション（即ち命令ミック
ス）によって左右される。例えば、ＩＢＭシステム／３
７０モデル１−６８は１つのシステム／３７０命令当り
３〜６サイクルを要し、モデ４− ル１４８は１．０〜］５サイクルを要し、システム／３
６０モデル３０は３０サイクル以上になる。

ＣＰＵの改削によっては、ルックアヘッド、並列処理及
び分岐の記録といった技術を用いることにより、１命令
当りのマシンサイクル数を１−に近づけることができる
。

アプリケーションによる相違については、例えば一般に
科学技術計算は浮動小数点命令を使用するが、事務計算
は１０進演算を使用する。ところが、アプリケーション
・コードの代りに走行システム全体を追跡してみると、
最も頻繁に使用される命令に顕著な類似性があることが
わかる。これらの命令は、ロード、記憶、分岐、比較、
整数演算、論理桁送りといった比較的簡単な命令であり
、基礎となるマイクロプロセッサの命令セットにもこれ
らと同じ機能を持った命令がある。従って、マイクロプ
ロセッサのアーキテクチャがＣＰ　ＴＪのアーキテクチ
ャと正確には一致しない場合であっても、そのような機
能についてまでＣＰＵアーキテクチャをマイクロプロセ
ッサで“解釈”することは無駄であると考えられた。

従って、ＰＲＩＳＭシステムのために設計された基本命
令セットはハードウェアで直接実行することができる。

即ち、各々の基本命令は１マシンサイクルしか必要とし
ない。複雑な機能は、通常のＣＰＵの場合と同じく、マ
イクロコードで実現される。ただし、ＰＲＩＳＭシステ
ムにおけるマイクロコートは正にコードであって、関連
する機能は基本命令セット」二で走行するソフトウェア
・サブルーチンによって実現される。

高速の制御記憶装置に記憶されていることから生じるマ
イクロコードの利点は、キャッシュをデータ用と命令用
とに分【づだ記憶階層では、事実」二消滅する。命令キ
ャッシュは″ページ可能″制御記憶装置として働く。通
常のＣＰＵでは、全てのアプリケーションにわたってど
の機能が最も頻繁に使用されるかは、設計者が前もって
決める。従って、例えば倍精度の浮動小数点除算命令は
常に高速の制御記憶装置にあるが、第ルベル割込みハン
ドラは主記憶装置にある。命令キャッシュを用いた場合
は、最近の使用状況によって、どの機能がより速く使用
できるかが決まる。

このアプローチによれば、特定のジョブを実行するのに
要するサイクル数は、最悪の場合であっても、複雑な命
令がマイクロプログラムされている通常の小型ないし中
型ＣＰＵにおけるサイクル数以下である。更に、基本命
令の定義づけをうまく行なえば、必要なサイクル数がよ
り少なくなることがわかった。

大部分の命令ミックスによれば、データの書込みまたは
読取りに関する命令が全体の２０〜４０％を占め、分岐
命令が１５〜３０％を占めている。

更に、多くのアプリケーションにおいては、記憶装置帯
域幅のかなりの部分がＩｌｏのためにさかれている。記
憶装置アクセスのためにＣＰＵが多くのサイクルにわた
って待ち状態へ強制されると、その間の処理時間が無駄
になる。

従って、ＰＲＩＳＭシステムの第２の目的は、記憶装置
アクセスに起因するＣＰＵの遊休時間をできるだけ短く
するように記憶階層及びシステム・７− アーキテクチャを構築することであった。まず、ＣＰ　
Ｕのマシンサイクルに匹敵するアクセス時間を待ったキ
ャッシュが必要なことは明らかである。

次に、記憶命令が出されても直ちに主記憶装置への記憶
を行なわなくてもよいということから、ストア・イン方
式のキャッシュが採用された。仮に１つのワードを記憶
するのに１０サイクルを要し、且つ命令全体の１０％が
記憶命令であるとすると、記憶命令及びそれに続く命令
を並行して実行できない限り、ＣＰ　Ｕの遊休時間は全
体の約半分に達する。

しかし、サイクルごとに新しい命令を必要とし、且つ２
サイクルおきにデータをアクセスするＣＰＵ構成におい
ては、サイクルごとにワードを供給する通常のキャッシ
ュを用いると、性能が低下する。従って、キャッシュは
データを含む部分と命令を含む部分とに分けられた。こ
のようにしてキャッシュへの帯域幅は実質的に倍にされ
、外部記憶装置からの命令及びデータの非同期的取出し
が可能になった。

一〇−噌＾＾ ８− 通常のアーキテクチャでは、データの記憶は命令を変更
することがあるため、２つのキャッシュが適切に同期し
ていることをハードウェアが保証しなければばらない。

これはコスト高になり、又性能の低下にもつながる。命
令先取り機構でさえ、記憶有効アドレスと命令アドレス
レジスタの内容を比較しなければならないので、複雑に
なる。

ところが指標レジスタが計算機に導入されるようになっ
て、命令を変更する頻度が大幅に減少され、今日に至る
まで事実」−命令が変更されることはなくなった。従っ
てＰＲＩＳＭアーキテクチャは、上述のようなハードウ
ェア回報通信を必要としない。その代りに分割キャッシ
ュの存在がソフトウェアに対して明示され、必要なとき
にキャッシュを同期させるための命令がソフトウェアに
与えられた。同期が必要なのは、例えばプログラム取出
しのような特別の機能の場合だけである。

同様に、キャッシュの存在がソフトウェア側からはわか
らない通常のシステムにおいては、■１０オペレーショ
ンもキャッシュを介して行なう必１０− 要がある。その間ＣＰＵは待機していなければならず、
またＩ１０オペレーションが終了した後のキャッシュの
内容は、実行中のプロセスの実効ページセットではなく
なるので、キャッシュを強制的に一部モードへ戻さなけ
ればならない。高価なシステムにおいてすら、ディレク
トリを重複して設けると性能の低下を招く。

現在のシステムでは、■／○オペレーションを開始する
責任は、サブシステム・バッファとユーザ領域との間で
固定ブロック転送を行なうシステム・アクセス方式（Ｉ
ＭＳ、ＶＳＡＭ、ＶＴＡＭ、ページングなど）に移って
きている。これは、アクセス方式がバッファの位置及び
範囲だけでなく、Ｉ１０転送が処理される時も知ってい
ることを意味する。従って、このソフトウェアはキャッ
シュを適切に同期させることができ、チャネル（ＰＲＩ
ＳＭシステムにおける直接メモリアダプタ）は外部記憶
装置との間で直接転送を行なうことができる。この結果
、記憶装置帯域幅の半分がＩｌｏのために使用中であっ
ても、ＣＰＵの性能が低下することはない。

これまでの説明でいえることは、実現させるのに費用が
かかるか、または低速のシステム機能があり、且つソフ
トウェアが頻繁に生じる性能低下要因を認識できる（あ
るいは機能全体を走行時間からコンパイル時間へ移すこ
とができる）場合には、その機能はハードウェアからソ
フトウェアへ移され、それによってコスト低減及び性能
改善が達成される、ということである。

上述の設計原理をキャッシュ自身の管理に適用した例に
ついて説明する。ＰＲＩＳＭシステムにおいては、キャ
ッシュの各データ・ブロック（ラインと呼ばれている）
は３２バイ１−であり、これに対して最大記憶単位は４
バイトである。ラインの大きさが記憶単位よりも大きい
ストア・イン式のキャッシュでいわゆるキャッシュ・ミ
スが生じると、要求されたワードを含むライン全体を外
部記憶装置からキャッシュへ取出さなければならない。

これは、同じラインに含まれる別のワードが続いて要求
される可能性が高いためである。とこ１１− ろが記憶動作の場合は、プログラムが新しく獲得したス
ペースへの１回の記憶で終ることが多い。

このようなスペースの例としては、プロシージャ呼出し
時にブツシュされたプロセス・スタック、ゲラ１〜メイ
ン要求によって得られた領域、第ルベル割込みハンドラ
によって使用されるレジスタ記憶域などがある。いずれ
の場合も、ハードウェアは当該ラインの再度のアクセス
が不要であることを知り得ないが、ソフトウェアにとっ
ては、この状況は極めて明白である。

従って、Ｐ　Ｒ，Ｉ　Ｓ　Ｍシステムでは、要求された
ラインをキャッシュのディレクトリ中で確立するが、外
部記憶装置からはそのラインの内容を取出さないデータ
・キャッシュ・ライン設定命令が定義されている。記憶
のために新しいラインが必要なときは常にこの命令を実
行するようにすると、外部記憶装置からの不必要な取出
しは避けられるが、今度は命令実行のための余分のマシ
ンサイクルが必要になる。従って、全体的にみれば、こ
の命令の実行には一長一短がある。

１２− 同様に、スクラッチ記憶域が不要になったときにデータ
・キャッシュ・ライン無効化命令を実行して、ディレク
トリ中の指定されたラインに対応するエントリの変更ビ
ットをターンオフすると、不必要な書戻しが避けられる
。詳細は１９８２年１２月３０日付のＰＣＴ出願Ｕ、Ｓ
、８２１０１８３０に記載されている。

ＰＲＩＳＭシステムの優れた特性は前述のとおりである
が、その潜在的な設計目標を十分に実現するためには、
単一マシンサイクルで実行可能な多数の命令を利用する
ことができるようにハードウェアを変更するのが有利で
あることが判った。

しかしながら、前掲の文献（１）及び（２）には、本発
明に従った単一マシンサイクルで実行可能な特別のマス
ク・回転命令は記載されておらず、またこれらの命令を
実現するためのハードウェアについても記載されていな
い。

さらに、米国特許第３９８２２２９号には、本発明と同
様の成る種の機能を遂行するための命令セット及び論理
回路手段が開示されているが、これらの命令は指定され
た算術オペレーションをその論理回路手段で遂行するに
あたり複数のマシンサイクルを要する。たとえば、マス
クの右端の内容を決定するには、値Ｐ１どＰ２の加算（
または減算）を行なわねばならず、しかもこれらの指定
されたオペレーションを遂行する前に専用の作業レジス
タへそれぞれの内容を別個にロードしなけか、ばならな
いのである。

［発明が解決しようとする問題点］ 前述のように、従来技術のシステムでは、桁送り機能、
組合せ機能、挿入機能、及びビット境界合せ機能を遂行
する場合、これらの機能を単一マシンサイクル遂行する
ことができない。

従って、本発明はこの問題点を解決するため、単一マシ
ンサイクルで実行可能なマスク・回転命令セット及び該
命令セットを実現するためのハードウェア機構を提供す
ることを目的とする。

［問題点を解決するための手段］ 前記目的を達成するため、本発明の命令処理装置は、単
一マシンサイクルで実行可能なマスク・回転命令を遂行
するための機構を、 前記命令で指定されたマスクパターン遷移アドレスから
Ｎピッ１〜（Ｎは１より大きい整数）のマスクを生成す
る手段と、 Ｎビットのソースオペランドを前記命令で指定された量
だけ回転する手段と、 前記命令で指定される情報に基づいてＮビットの目的オ
ペランドを選択する手段と、 前記マスクの所与のビットが第１の論理値を有する場合
は前記目的オペランドの対応ビットを維持し、前記マス
クの所与のビットが第２の論理値を有する場合は前記回
転されたソースオペランドの対応ビットを維持するよう
に、前記回転されたソースオペランドと前記目的オペラ
ンドとを前記マスクの制御下で組み合わせる手段と、Ｎ
ビットの前記組合わせ結果を前記命令によって指定され
たレジスタへ戻す手段とから構成し、前記手段の各々を
並行に動作させるようにしたことを特徴とする。

１５− ［実施例コ 植■」、　Ｉ　Ｓ　Ｍシステム・アーキテクチャの■−
前述のように、ＰＲＩＳＭシステムの中心はＣＰＵであ
るが、ＰＲ１８ＭシステムはＣＰ　ＴＪのイ也に、主記
憶装置、キャッシュ機構、再配置機構及びシステムＩ１
０を含んでいる（第１図参照）、。

キャッシュ機構はデータ部と命令部に分かれている。

ＣＰＵアーキテクチャは従来のものに比べて非常に簡単
である。本ＰＲＩ　８Ｍシステムの特徴として、各々の
命令はハードウェアにより単一マシンサイクルで実行さ
れる。このような命令を基本命令という。基本命令は記
憶装置アクセス（普通は並行処理される）を除くと、マ
シンサイクルを１つしか必要としない。ここで１基本″
という語は、簡単さというよりもむしろ時間、即ち単一
マシンサイクルに関係している。基本命令自体は単一マ
シンサイクル内で実行可能であるが、それに伴う実際の
機能は複雑なことがある。

“単一マシンサイクルＩ′という語も幾つかの定＝１７
−　噌＾ｒ １６− 義が可能である。例えば、単一マシンサイクルは″継続
的に繰返される基本システムクロックの期間であって、
その間に基本システム・オペレーションが遂行されるも
の″である。もう少し別のいい方をすれば、単一マシン
サイクルは″基本クロック期間に含まれる全てのクロッ
ク・パルスをシステムが１−回完全に使用するのに必要
な時間″である。従って、単一マシンサイクル内でＣＰ
Ｕの全てのデータフロー機構を１回使用することができ
る。

単一マシンサイクルで実行可能な本発明のマスク・回転
命令は新しく追加された基本命令の代表的な例であり、
これらの命令は以下で詳述するように多くのデータ再構
成状況において相当量の時間を節約することを可能にす
るものである。

ＰＲＩＳＭシステムのアーキテクチャ及びその命令セッ
トは下記の３つを達成するものである。

（１）命令当り１サイクルの高速ＣＰＵをコンパイルに
適した命令セットを用いて定義する。

（２）記憶階層、Ｉｌｏ、再配置及びソフトウ−１８＝ エアの活動がＣＰＵでの命令実行と並行して行なわれる
。これにより待ち時間が短くなる。

（３）全てのプログラムをうまくコンパイルできるコー
ドを生成する最適化コンパイラを開発する。

単一マシンサイクルで実行可能であるということに加え
て、命令に関する重要なテーマにその規則性がある。こ
れはハードウェアによる実現を容易にしていた。例えば
、全てのオペランドは自分の大きさに合った境界を持っ
ていなければならない（半ワードの場合は半ワード境界
、ワードの場合はワード境界）。命令は全てフルワード
であり、従ってその境界もフルワード境界である。

レジスタ名フィールドはシステム／３７０の４ビツトに
対し、１−ビット増えて５ビツトである。

これによりレジスタを３２個まで装備できる。従って、
ＰＲＩＳＭシステムを用いて、例えばシステム／３７０
のように１６個の汎用レジスタを備えた他のアーキテク
チャをエミュレートすることができる。システム／３７
０の命令セットにおける基本命令サブセットを用いて複
雑な命令をエミュレートする場合は、レジスタ名フィー
ルドの長さく４ピッ１−）がネックになる。

更に、命令の長さが４パイ１〜あるので、各命令の目的
レジスタを明示指定することができ、従って入力オペラ
ンドを壊す必要はない。これは一般に１′３アドレス″
形式と呼ばれている。

ＰＲＩＳＭシステムは真の３２ピツ１〜・アーキテクチ
ャであり、１６ビツト・アーキテクチャに拡張レジスタ
を加えたものではない。アドレスは３２ビツト長であり
、算術演算には３２ビットの２の補数が使用され、論理
命令及び桁送り命令は３２ピツ１〜のワードを取扱う。

桁送りは３１ビツトまで可能である。

第２Ａ図及び第２Ｂ図に示すように、ＰＲＩＳＭシステ
ムのＣＰＵの主構成要素は、２人力のＡＬＵ、２つの入
力ボート及び３つの出カポ−１へを持った汎用レジスタ
・ファイル（３２ビツトのレジスタを３２個含む）、な
らびに３２ビツトの条件レジスタを含む条件論理である
。条件レジスタ１９− はオペレーションに関する種々の条件を示すもので、検
査及び分岐を可能にする。条件レジスタの各ビットの意
味は下記の表１のとおりである。ただし、条件レジスタ
のビットのうち極く僅かなものだけが本発明に従ってマ
スク・回転命令の実行に関係するにすぎない。

２０− 表１　（条化ｙマスタ） ビット　冬Ｍ　社 ＯＳＯ合計あふれ １　０Ｖ　あふれ ２　ＬＴ　より小さい、負値 ３　ＧＴ　より大きい、正値 ４、　Ｅ　Ｑ　等しい、ゼロ値 ５　ＬＬ　論理的により小さい ６　ＬＧ　論理的により大きい ７　ＣＡ　ビットＯがらの桁上げ ８　Ｃ４ピッ１へ４からの桁上げ ９　Ｃ８ビット８からの桁」二げ １０　Ｃ１２ピッ１−１２からの桁上げ１１　Ｃ１６ビ
ット１６からの桁上げ １２　Ｃ２０ビット２０からの桁上げ １３　Ｃ２４ビット２４からの桁」二げ１４　Ｃ２８ビ
ット２８からの桁」二げ１５　ＣＤ　任意の４ビツト・
ニブル からの桁上げ １６　ＰＺ　常時ゼロ １７〜２５（将来の使用に備えて予約）２６　ＥＣＯ外
部条件０ ２７　ＥＣＩ　外部条件１ ２８　ＥＣ２外部条件２ ２９　ＥＣ３外部条件３ ３０　ＢＢ　母線使用中 （条件付き母線オペレーシ ョン用） ３］、　ＨＯ半ワードあふれ （下位１６ビツトからのあふ れ） 条件レジスタの各ビットは命令によって変更されない限
り、前の値を保つ。

ビットＯ（Ｓ○）は合計あふれピッ１−で、次のあふれ
ビットが命令によってセットされるときは常にＩＩ　Ｉ
　ＩＩにセットされる。除算ステップにお１−＋る特別
の標識としてあふれを使用する場合は、合計あふれは変
更されない。

ビット１　（ＯＶ）−はあふれビットで、命令実行中に
あふれが生じたときにセラ１〜される。あふれビットは
、加算及び減算においてビット０からの桁上げとビン１
〜］−からの桁上げとが異なっていると“］”にセセラ
され、さもなければ“Ｏ”にセットされる。これは除算
ステップのための専用標識としても使用される。ただし
比較命令によって変更されることはない。

ピッＩ〜２〜６は実行された命令の計算結果（大小関係
）を示す。そのうちビット２（ｒ、Ｔ）、ｗスΣ３　（
ＧＴ）　、及びｇノ１〜４．（ＥＱ）は、２つのオペラ
ンドを２の補数形式の符号付き整数と考えてセラ１−さ
れ、ピッｌ−−５（Ｌ　Ｔ、　’）−及びビット６２３
− ユ↓刃１は、２つのオペランドを３２ビツトの無符号整
数と考えてセットされる。ビット２〜６は比較及び論理
命令によってもセットされる。またピッ１−２〜６はマ
スク・回転命令によってセットされ、そのマスクまたは
回転オペレーションによって影響されるレジスタの符号
及び大小関係を示す。

ビット７〜１５はいずれも桁上げビットである。

そのうちビット７（ＣＡ、）は、加算及び減算において
ビット０からの桁上げがあると“１”にセットされ、さ
もなければ“０”にセットされる。これは除算及び乗算
命令のための専用標識としても使用されるが、比較命令
によって変更されることはない。これに対して、ビット
８〜１４はＡ、　Ｌ　Ｕにおける各ニブルの桁」二げを
示す。例えばビット８（Ｃ４，）はビット４からの桁上
げがあると１″′にセットされ、さもなければ（ｌ　Ｏ
ＩＩにセットされる。ビット９〜１−４も同様である。

これらの桁上げは１０進演算で使用される。ビット１５
（ＣＤ）は任意の４ビツト・ニブルにおいて桁上げが生
じ−２５−４＾ゴ ２４− ると“１”にセットされ、さもなければ“Ｏ”にセット
される。これを利用すれば、１０進デイジツトの有効性
を検証することができる。

ビット１６（ＰＺ）は常時ゼロ・ビットであって、］−
”にセットされることはない。これは、常時ゼロ・ビッ
トを参照する分岐命令による無条件分岐を可能にする。

ビット１７〜２５は予約ピッ１−である。これらは本実
施例では使用されないが、将来の使用に備えて設けられ
ている。

ビット２６〜２９　（ＥＣＯ〜ＥＣ３）は外部条件ビッ
トであり、外部条件が有効なときにＣＰＵへの対応する
外部条件入力の値にセットされる。

ビット３０　（ＢＢ）は母線使用中ビットであり、母線
ユニットが使用中のためにそこで母線オペレーションに
関する命令を実行できないときにＩＩ　Ｉ　ＩＩにセッ
トされ、さもなければｒｒ　Ｏ４１にセットされる。

ビット３１（ＨＯ）は半ワードあふれビットであり、下
位の１６ビツトのあふれ状態を示す。こ２６− れは、加算及び減算においてビット１５及び１６の桁」
；げが異なっているとｔＬ　Ｉ　ＩＩにセットされ、さ
もなければＩＩ　Ｏ＋＋にセットされる。このビットは
比較命令によって変更されることはない。

前述のように、命令は全て４バイ１−長であり、ワード
境界に置かれる。ＰＲＩＳＭシステムでは、Ｄ形式、Ｕ
　Ｌ形式、Ｘ形式及びＸ形式の命令が使用される。これ
らの命令形式を下記の表２に示す。

表ス Ｄ形式、Ｕ　Ｌ形式 ０　６　１１　１６　３１ Ｍ形式 ％式％］ 命令中の各フィールドの意味は次のとおりである。

○ＰＣＤ　（０〜５）：命令のＯＰコード。

ＲＴ　（６〜１０）：命令の実行結果を受取る目的レジ
スタの名前。

Ｒ８（６〜１０）：命令実行のためのソース・２７− レジスタの名前。

ＲＡ（１，１〜１５）：第１オペランド・レジスタ、ま
たは回転命令の場合は目的レジスタとして使用されるレ
ジスタの名前。

ＲＢ（１，６〜２０）：第２オペランド・レジスタの名
前。

ＢＩ（６〜１０）：Ｉノシフタ・ビットまたはトラップ
・マスクを指定する即値フィールド。

５Ｈ（１６〜２０）：桁送り量を指定する即値フィール
ド。

Ｄ（１６〜３１）：１．６ビツトの符号付き整数を２の
補数形式で指定する即値フィールド。拡張のため３２ビ
ツトの長さを持った別のフィールドと組合わせて使用す
ることができる。

ＭＡＳＫ　（２１−３１）：　”Ｏ”によって囲ま九た
ＩＩ　ｉ、　ｕのサブストリングまたはｒｔ　１　＋＋
によって囲まれたｒｒ　Ｏｕのサブストリングがら成る
３２ビツトのマスクを指定する即値フィールド。ビット
２１が“０″であれば前者のサブストリングが指定され
、６１″であれば後者のサブストリング２８− が指定される。ビット２２〜２６はサブストリングの左
端ビットへのインデックス、ビット２７〜３１はサブス
トリングの右端ビットへのインデックスである。”１０
００００１１１１１”のマスクフィールドは全て１１０
”のマスクを発生し。

”００００００１１１１１”のマスクフィールドは全て
“１″のマスクを発生する。

ＥＯ（２１〜３１）：拡張ＯＰコード。

これから説明する豊富な命令セット（単一マシンサイク
ルで実行できるマスク・回転命令）によりＰＲＩＳＭシ
ステムのアーキテクチャを一層強力なものにできる。こ
れらの命令セットは、ビット桁送り機能、バイト境界合
せ機能、組合せ機能、及び挿入機能を高速かく効率よく
遂行する手段を提供するためだけでなく、ＩＢＭシステ
ム／３７０の桁送り命令、移動命令、及び種々の記憶載
量命令をエミュレートできる強力な基本命令セットを提
供するものである。

単−マシンサイクルで実行できる以下の全ての機能は後
で説明するハードウェアによって使用可能となる。所υ
、のレジスタの内容は最高３１個までの位置を循環桁送
りできる（桁送りの量は即値フィールドまたは別のレジ
スタで指定される）。

マスク（即値フィールドまたは別のレジスタで指定され
る）を用いて、桁送りされたワードは、全ゼロとの組合
せ（即ちフィールドの分離）、他のレジスタとの組合せ
、または前の桁送り結果との絹合せ（すなわち長桁送り
）ができる。こうして組み合わされた結果は他のレジス
タまたは主記憶装置へ戻すことができる（即ち文字スト
リングの移動）。この最後の機能によって、境界の合っ
ていないソース文字ストリング及び目的文字ストリング
の移動を、］−ママシンサイクルり２文字ストリングの
速度で実行できる。

［マスク使用回転命令］ プロセッサは汎用レジスタからのデータに対し回転オペ
レーションを遂行し、その結果又は結果の一部を、汎用
レジスタ又は主記憶装置へ戻す。

回転オペレーションは指定されたビット数の左移動を行
なうものである。ピッ１ル位置０から出たビットはビッ
ト位置３］へ入る（即ち循環桁送り）。

マスク使用回転命令はその命令の完了時に、レジスタＲ
Ａの値に基づいて条件レジスタＣＲのピッ１〜をセット
する。条件レジスタＣＲは、あたかもレジスタＲＡと値
０との比較が遂行されたかのようにしてセットされる。

マスク使用回転命令の結果は付与されるマスクの制御の
下でレジスタへ挿入されるか、またはマスクとの論理積
（ＡＮＤ）がとられてからレジスタヘロードされる。こ
のオペレーションは、本実施例では、全ゼロのスミ−リ
ングを組み合わせる（挿入する）ことによって行なわれ
る。

挿入を伴う回転の場合は、回転オペレーションの結果は
、付与されるマスクの制御の下でレジスタＲＡに置かれ
る。もし所与のマスクビットが１であれば、回転された
データの関連するビット（０または１）がレジスタＲＡ
に置かれる。一方、このマスクビットがＯであれば、レ
ジスタＲＡの３１− 関連するピッ１へ（０または１）は変更されず元のまま
である。

これらの左回転命令は、（３２−Ｎ）　ビットノ左回転
をすることにより実質的に右回転命令にできる。この場
合、Ｎが右回転の桁送り数である。

即値回転・マスク挿入（ＲＩＭＩ　Ｒ８，ＲＡ、ＳＨ，
ＭＡＳＫ）、Ｍ形式 ％式％ シフタＲ８の内容がＳ　Ｈ位置分だけ左へ回転される。

回転されたデータは、生成されたマスクの制御の下で、
レジスタＲＡに挿入される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧがセットされ、ＬＬが０に
セットされる。

回転・マスク挿入（ＲＭＩ　Ｒ８，ＲＡ、ＲＢ、ＭＡＳ
Ｋ）、Ｍ形式 ％式％ レジスタＲ５の内容がレジスタＲＢのビット２７〜３］
で指定される位置数分だけ左へ回転される。回転された
データは、生成されたマスクの制御の下で、レジスタＲ
Ａに挿入される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧがセットされ、ＬＬが０に
セットされる。

即値回転・マスクＡＮＤ　（ＲＩＮＭ　Ｒ８，ＲＡ、Ｓ
Ｈ，ＭＡＳＫ）、Ｍ形式 レジスタＲ８の内容がＳ　Ｈ位置分だけ左へ回転される
。回転されたデータは生成されたマスクと論理積（ＡＮ
Ｄ）がとられ、その結果がレジスタＲＡに置かれる。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧがセットされ、ＬＬが０に
セットされる。

回転・マスクＡＮＤ　（ＲＮＭ　Ｒ８，ＲＡ、、ＲＢ、
ＭＡＳＫ）　、Ｘ形式 ％式％ ジメタＲ８の内容がレジスタＲＢのビット２７〜３１で
指定される位置数分だけ左へ回転される。回転されたデ
ータは生成されたマスクと論理積（ＡＮＤ）がとられ、
その結果がレジスタＲ，Ａに置かれる。

条件コード： ［、Ｔ、ＥＱ、ＧＴ、及びＬＧがセツ１〜され、ＬＬが
Ｏにセットされる。

［ビット回転命令］ 右回転・ピッ１へ挿入（ＲＲＩＢ　Ｒ８，ＲＡ、ＲＢ）
、Ｘ形式 ％式％］ レジシフＲ，Ｓのビット０がレジスタＲＢのビット２７
〜３１で指定される量だけ右へ回転される。

このビット０は次にレジスタＲ，Ａへ挿入される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧがセットされ、ＬＬがＯに
セットされる。

［桁送り命令］ このグループの命令は左への桁送り及び右への桁送りを
論理的に遂行する。各命令の結果はそれぞれ生成された
マスクの制御の下でレジスタＲＡ３５− に置かれる。マスクビットが１のところは、回転された
ワードの関連するビットがレジスタＲＡに置かれる。一
方、マスクビットがＯのところは、ＩノジスタＭ、Ｑ、
３２個Ｏから成るワード、または３２個の符号ビットの
関連ピッ１〜がレジスタＲＡに置かれる。

桁送り命令はその命令の完了時に、レジスタＲＡの値に
基づいて条件レジスタＣＲのビットをセットする。条件
レジスタＣＲは、あたかもレジスタＲＡと値０との比較
が遂行されたかのようにしてセットされる。

左指送り（ＳＬ　Ｒ８，ＲＡ、ＲＢ） レジスタＲ８の内容はＮビットだけ左に回転される（Ｎ
はレジスタＲＢのビット２７〜３１で指定される桁送り
量である）。レジスタＲＢのピッ−３６− ト２６が０の場合は、（３２−Ｎ）個の１の後にＮ個の
０が続くマスクが生成される。一方、レジスタＲＢのビ
ット２６が１の場合は、全てＯのマスクが生成される。

回転されたワードと生成されたマスクとの論理積（ＡＮ
Ｄ）がとられ、それがレジスタＲＡに記憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧがセツ１〜され、ＬＬが０
にセットされる。

ＭＱ使用即値左左指り（ＳＬＩＱ　Ｒ８，ＲＡ、ＳＨ） レジスタＲ８の内容はＮビットだけ左に回転される（Ｎ
はＳＲで指定される桁送り量である）。

（３２−Ｎ）個の１の後にＮ個のＯが続くマスクが生成
される。回転されたワードはレジスタＭＱに記憶される
。回転されたワードと生成されたマスクとの論理積（Ａ
、　Ｎ　Ｄ　）がとられ、それがレジスタＲＡに記憶さ
れる。

条件コード： Ｔ、　Ｔ　、　Ｅ　Ｑ　、　Ｇ　Ｔ　、及びＬ　Ｇがセ
ットされ、ＬＬがＯにセラ１−される。

ＭＱ使川用左指り（ＳＬＱ　Ｒ８，ＲＡ、Ｒ，Ｂ）０　
６　１１、　１６　２＋　３ル ジスタＲ８の内容はＮビットだけ左に回転される（Ｎは
レジスタＲＢのビット２７〜３１で指定される桁送り量
である）。回転されたワードはレジスタＭＱに記憶され
る。レジスタＲＢのピッ１〜２６がＯの場合は、（３２
−Ｎ）個の１の後にＮ個のＯが続くマスクが生成される
。レジスタＲＢのビット２６が１の場合は全てＯのマス
クが生成される。回転されたワードと生成されたマスク
との論理積（ＡＮＤ）がとられそれがレジスタＲＡに記
憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ及びＬＧがセラ１−され、ＴＪＬがＯ
にセットされる。

ＭＱ使用即値長左左指り（ＬＳＬＩＱ　Ｒ８、ＲＡ、５
Ｒ） ０　６　１］、　］、６　２１　３ル ジスタＲ８の内容はＮピッ１〜だけ左に回転される（Ｎ
はＳ　Ｉ（で指定される桁送り量である）。

（３２−Ｎ）個の１の後のＮ個のＯが続くマスクが生成
される。回転されたワードは生成されたマスクの制御の
下でレジスタＭＱの前の内容と組み合せられる（マスク
ビットが１のところは回転されたワードのビットが使用
され、マスクビットが０のところはレジスタＭＱの前の
内容のピッＩ−が３９− 使用される）。組み合せられたワードはレジスタＲＡに
記憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧがセットされ、ＬＬがＯに
セットされる。

ＭＱ使使用長左進り（ＬＳＬＱ　Ｒ８，ＲＡ、ＲＢ） レジスタＲ８の内容はＮビットだけ左に回転される（Ｎ
はレジスタＲＢのビット２７〜３１．で指定される桁送
り量である）。回転されたワードはレジスタＭＱに記憶
される。レジスタＲＢのビット２６がＯの場合は、（３
２−Ｎ）個の１の後にＮ個の０が続くマスクが生成され
る。回転されたワードは生成されたマスクの制御の下で
レジスタＭＱの前の内容と組み合わせられる（マスクピ
ッｌ〜が１．のどころは回転されたワードのビットが使
−４１−＾へ一 ４０− 用され、マスクビットがＯのところはレジスタＭＱの前
の内容のビットが使用される）。レジスタＲＢのビット
２６が１の場合は（３２−Ｎ）個の１の後にＮ個の１が
続くマスクが生成される。回転されたワードの代わりに
全てＯのワードが使用される。組み合わされたワードは
レジスタＲＡに記憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧはセットされ、ＬＬがＯに
セットされる。

右桁送り（ＳＲＲ８，ＲＡ＝　ＲＢ） ０　６　１１　１６　２１　．３］ レジスタＲＢの内容は（ａ２−Ｎ）ビットだけ左に回転
される（ＮはレジスタＲＢのビット２７〜３１で指定さ
れる桁送り量である）。レジスタＲ，Ｂのビット２６が
０の場合はＮ個のＯの後に４２− （３２−Ｎ）個の１−が続くマスクが生成される。

レジスタＲＢのビット２６が１の場合は全て０のマスク
が生成される。回転されたワードと生成されたマスクと
の論理積（ＡＮＤ）がとられそれがレジスタＲＡに記憶
される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬ　Ｇがセットされ、ＬＬが０
にセットされる。

ＭＱ使用即値右桁送り（ＳＲＩＱ　Ｒ８，ＲＡ、５Ｈ） ０　６　１１、　１６　２１　３ル ジスタＲ８の内容が（３２−Ｎ）ビットだけ左に回転さ
れる（ＮはＳＨで指定される桁送り量である）。回転さ
れたワードはレジスタＭＱに記憶される。Ｎ個の０の後
に（３２−Ｎ）個の１が続くマスクが生成される。回転
されたワードと生成されたマスクとの論理積（Ａ　Ｎ　
Ｄ　）がとられそれがレジスタＲＡに記憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬ　ＧがセットされＬ　Ｔ−が
Ｏにセットされる。

ＭＱ使用右桁送り（ＳＲＱ　Ｒ８，ＲＡ、ＲＢ）０　６
　１１　１．６　２＋　３ル ジスタＲ８の内容が（３２−Ｎ）ビットだけ左に回転さ
れる（ＮはレジスタＲＢのピッ１−２７〜３１−で指定
される桁送り量である）。回転されたワードはレジスタ
ＭＱに記憶される。レジスタＲＢのピッＩ−２６がＯの
場合はＮ個の０の後に（３２−Ｎ）個の１が続くマスク
が生成される。

レジスタＲＢのビット２６が１の場合は全て０のマスク
が生成される。回転されたワードと生成されたマスクと
の論理積（ＡＮＤ）がとられそれが４３− レジスタＲＡに記憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧがセットされ、ＬＬがＯに
セットされる。

ＭＱ使用即値長右桁送り（ＬＳＲ，ＩＱ　Ｒ８、ＲＡ、
、５Ｈ） ０　６　１１　１６　２］　３ル ジスタＲ８の内容が（３２−Ｎ）ビットだけ左に回転さ
れる（ＮはＳＨで指定される桁送り量である）。回転さ
れたワードはレジスタＭＱに記憶される。Ｎ個のＯの後
に（３２−Ｎ）個の１が続くマスクが生成される。回転
されたワードは生成されたマスクの制御の下でレジスタ
ＭＱの前の内容と組み合わされる（マスクビットが１の
ところは回転されたワードのビットが使用され、マスク
ビットが０のところはレジスタＭＱの前の内容＝４４− のビットが使用される）。組み合わされたワードはレジ
スタＲＡに記憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬ　Ｇがセットされ、ＬＬがＯ
にセットされる。

長右桁送り（ＬＳＲＱ　Ｒ８，ＲＡ、ＲＢ）０　６　１
１、　１６　２］　３ル ジスタＲ８の内容が（３２−Ｎ）ビットだけ左に回転さ
れる（ＮはレジスタＲＢのビット２７〜３１で指定され
る桁送り量である）。回転されたワードはレジスタＭＱ
に記憶される。レジスタＲＢのビット２６が０の場合は
Ｎ個のＯの後に（３２−Ｎ）個の１が続くマスクが生成
される。回転されたワードは生成されたマスクの制御の
下でレジスタＭＱの前の内容と組み合わせられる（マス
クビットが１のところは回転されたワードのビットが使
用され、マスクピッｌ〜が０のところはレジスタＭ　Ｑ
の前の内容のピッ１〜が使用される）。

レジスタＲＢのビット２６が１−の場合はＮ個の１の後
に（３２−Ｎ）個の０が続くマスクが生成される。回転
されたワードの代わりに全てＯのワードが使用される。

組み合わされたワードはレジスタＲＡに記憶される。

条件コード： Ｔ、Ｔ、ＥＱ、ＧＴ、及びＬＧがセットされ、ＬＬがＯ
にセットされる。

代数的即値右折送り（ＳＲＡＩ　Ｒ８，ＲＡ。

５Ｈ） ０　６　１１　１６　２１　３］ レジスタＲ８の内容は（３２−Ｎ）ビットだけ左に回転
される（ＮはＳ　Ｈで指定される桁送り量である）。Ｎ
個の０の後に（３２−Ｎ）個の１が続くマスクが生成さ
れる。回転されたワードは生成されたマスクの制御の下
でレジスタＲ８の３２個の符号ビットから成るワードと
組み合わせられる（マスクビットがＯのところは関連す
る符号ビットが使用される）。組み合わされたワードは
レジスタＲＡに記憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧがセラ１−され、ＬＬが０
にセットされる。

代数的右桁送り（ＳＲＡ　Ｒ８，ＲＡ、ＲＢ）レジスタ
Ｒ８の内容は（３２−Ｎ）ビットだけ左に回転される（
ＮはレジスタＲＢのビット２７〜３１で指定されるシフ
ト量である）。レジスタＲＢのピッド２６が０の場合は
Ｎ個のＯの後に（３２−Ｎ）個の１−が続くマスクが生
成される。

４７− レジスタＲＢのビット２６が１の場合は全てＯのマスク
が生成される。回転されたワードは生成されたマスクの
制御の下でレジスタＲ８の３２個の符号ビットから成る
ワードと組み合わせられる（マスクビットがＯのところ
は符号ビットが使用される）。組み合わされたワードは
レジスタＲＡに記憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧがセットされ、ＬＬがＯに
セットされる。

ＭＱ使用代数的右桁送り（ＳＲＡＱ　Ｒ８，ＲＡ、、Ｒ
Ｂ） ０　６　１１　１６　２１　３ル ジスタＲ８の内容は（３２−Ｎ）ビットだけ左に回転さ
れる（レジスタＲＢのビット２７〜３１で指定される桁
送り量である）。Ｎ個のＯの後−４９−＾へ＾ ４８− に（３２−Ｎ）個の１が続くマスクが生成される。

レジスタＲＢのビット２６が１の場合は全て０のマスク
が生成される。回転されたワードはレジスタＭＱに記憶
される。回転されたワードは生成されたマスクの制御の
下でレジスタＲ８の３２個の符号ビットから成るワード
と組み合わされる（マスクビットがＯのところは符号ピ
ッｌ−が使用される）。組み合わされたワードはレジス
タＲＡに記憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬＧがセットされ、ＬＬが０に
セットされる。

ＭＱ使用代数的右桁送り（ＳＲＡＱ　Ｒ８，ＲＡ、ＲＢ
） ０　６　１１　１６　２１　３１ ５０− レジスタＲ，Ｓの内容は（３２−Ｎ）ビットだけ左に回
転される（レジスタＲＢのビット２７〜３１−で指定さ
れる桁送り量である）。Ｎ個のＯの後に（３２−Ｎ）個
の１が続くマスクが生成される。

レジスタＲＢのビット２６が１の場合は全てＯのマスク
が生成される。回転されたワードはレジスタＭＱに記憶
される。回転されたワードは生成されたマスクの制御の
下でレジスタＲ８の３２個の符号ビットから成るワード
と組み合わされる（マスクピッ１〜が０のところは符号
ビットが使用される）。組み合わされたワードはレジス
タＲＡに記憶される。

条件コード： ＬＴ、ＥＱ、ＧＴ、及びＬ　Ｇがセットされ、ＬＬがＯ
にセットされる。

ＭＱ使使用代数的即値右進り（ＳＲＡＩＱ　Ｒ８，ＲＡ
、、５Ｈ） ０　６　１１　１．６　２］、　３］ レジスタＲ８の内容は（３２−Ｎ）ビットだけ左に回転
される（ＮはＳ　Ｈで指定される桁送り星である）。Ｎ
個の０の後に（３２−Ｎ）個の］が続くマスクが生成さ
れる。回転されたワードはレジスタＭＱに記憶される。

回転されたワードは生成されたマスクの制御の下でレジ
スタＲ８の３２個の符号ビットから成るワードと絹み合
わされる（マスクピッ１〜が０のところは符号ビットが
使用される）。組み合わされたワードはレジスタＲＡに
記憶される。

条件コード： Ｔ、Ｔ、ＥＱ、ＧＴ、及びＬＧがセラ１〜され、ＬＬが
Ｏにセラ１〜される。

［回転・記憶命令コ 回転・記憶命令を用いれば、データをソースフィールド
から目的フィールドへ移動できる。これ５１− らのフィールドはどんなアドレスのところからでも開始
できる。

各命令の結果は生成されたマスクの制御の下で主記憶装
置に置かれる。マスクビットが１である場合、回転され
たワードの関連ビットが主記憶装置に置かれる。マスク
ビットが０である場合は、レジスタＭＱからの関連ピッ
１−が主記憶装置に置かれる。

右回転・更新記憶（Ｒ，Ｒ８Ｕ　Ｒ８，ＲＡ、ＲＢ） ０　６　１１　１６　２］　３］ レジスタＲ８の内容はＮビットだけ右に回転される（Ｎ
はレジスタＲＢのビット２７〜３］で指定される量であ
る）。回転されたワードはレジスタＭＱに記憶される。

Ｎ個のＯの後に（３２−Ｎ）個の１が続くマスクが生成
される。回転されたワ−５２＝ 一ドは生成されたマスクの制御の下でレジスタＭＱの前
の内容と組み合わせられる。組み合わせされたワードは
ＲＡ＋４で指定される場所へ記憶される。Ｒ，Ａ＋４の
値は、さらにレジスタＲＡに戻される。

この場合は設定すべき条件コードはない。

右回転・右マーク記憶（ＲＲ８ＲＭ　Ｒ８，ＲＡ、ＲＢ
） ０　６　１１　１６　２１、　３ル ジスタＲ８の内容はＮピッ１へだけ右に回転される（Ｎ
はレジスタＲＢのピッ１−２７〜３］で指定される量で
ある）。回転されたワードはレジスタＭＱに記憶される
。Ｎ個のＯの後に（３２−Ｎ）個の１が続くマスクが生
成される。回転されたワードは生成されたマスクの制御
の下でレジスタＭＱの前の内容と組み合わせられる。組
み合わされたワードは、下記の表に従って生成されるバ
イトマークを有するレジスタＲＡで指定される場所に記
憶される。

且φ〕良−ｐ：３ね　−ニダ ００　１１」−１ ０］、　０１１．１ １０　００１、１ １、１　０００１ マーク中の０は、主記憶装置中の対応するバイ１−が変
更されないことを意味し、マーク中の１は、組み合わさ
れたワードからの対応するバイトが主記憶装置に置かれ
ることを意味する。

この場合は設定すべき条件コードはない。

右回転・左マーク記憶（ＲＲ８ＬＭ、Ｒ８，ＲＡ、ＲＢ
） ０　６　１．１．　１．６　２］　３］ＩノジスタＲ８
の内容はＮピッ１−だけ右に回転される（Ｎはレジスタ
ＲＢのピッ１へ２７〜３１で指定される量である）。回
転されたワードはレジスタＭＱに記憶される。Ｎ個のＯ
の後に（３２−Ｎ）個の１が続くマスクが生成される。

回転されたワードは生成されたマスクの制御の下でレジ
スタＭＱの前の内容と組み合わされる。組み合わされた
ワードは、下記の表に従って生成されるバイトマークを
有するレジスタＲＡで指定される場所に記憶される。

Ｒ−Ａ　（３０：　３　］、　）　マー久００　１００
０ ０　］−１１００ ］、　０　１　］、　１０ １１　１１、１１ ５５− マーク中のＯは、主記憶装置中の対応するパイ１〜が変
更されないことを意味し、マーク中の１は、組み合わさ
れたワードからの対応するバイトが主記憶装置に置かれ
ることを意味する。

この場合は設定すべき条件コードはない。

左回転・更新記憶（ＲＬＳＵ　Ｒ８，ＲＡ、ＲＢ）０　
６　１１　１．６　２１　３ル ジスタＲ８の内容はＮビットだ番プ左に回転される（Ｎ
はレジスタＲＢのピッ］−２７〜３］−で指定される量
である）。回転されたワードはレジスタＭＱに記憶され
る。（３２−Ｎ）個の１の後にＮ個のＯが続くマスクが
生成される。回転されたワードは生成されたマスクの制
御の下でレジスタＭＱの前の内容と組み合わされる。組
み合わされたワードはＲＡ−４で指定される場所に記憶
される。ＲＡ中のアドレスは４だけ減分されてレジス−
５７−＾＾− ５６− タＲＡに戻される。

この場合は設定すべき条件コードはない。

左回転・右マーク記憶（ＲＬＳＲＭ　Ｒ８，ＲＡ、ＲＢ
） ０　６　１１、　１６　２］、　３］ レジスタＲ８の内容はＮピッ１へだけ左に回転される（
ＮはレジスタＲ，Ｂのビット２７〜３］で指定される量
である）。（３２−Ｎ）個の１の後にＮ個のＯが続くマ
スクが生成される。回転されたワードは生成されたマス
クの制御の下でレジスタＭＱの前の内容と絹み合わせら
れる。組み合わせられたワードは、下記の表に従って生
成されるバイトマークを有するレジスタＲＡで指定され
る場所に記憶される。

＝５８− Ｒ−Ａ（３０：３１　マーク ００　１１．１１ ０１、　０１．１１ １、　ＯＯ０１１ １１０００１ マーク中のＯは、主記憶装置中の対応するバイトが変更
されないことを意味し、マーク中の１は組み合わされた
ワードからの対応するバイトが主記憶装置に置かれるこ
とを意味する。

この場合は設定すべき条件コードはない。

左回転・左マーク記憶（ＲＬＳＬＭ　Ｒ８，ＲＡ、ＲＢ
） レジスタＲ８の内容はＮビットだけ左に回転される（Ｎ
はレジスタＲＢのビット２７〜３１で指定される量であ
る）。回転されたワードはレジスタＭＱに記憶される。

（３２−Ｎ）個の１の後にＮ個のＯが続くマスクが生成
される。回転されたワードは生成されたマスクの制御の
下でレジスタＭＱの前の内容と組み合わせられる。組み
合わせられたワードは、下記の表に従って生成されるバ
イトマークを有するレジスタＲＡで指定される場所に記
憶される。

ＲＡ（３０：３］）　マー−り− ００１、ＯＯＯ ｏ　１　１１００ １０　１、１．１０ １１　］−］、　１１ マーク中のＯは、主記憶装置中の対応するバイトが変更
されないことを意味し、マーク中の１は、組み合わされ
たワードからの対応するバイトが主５９− 記憶装置に置かれることを意味する。

この場合は設定すべき条件コードはない。

以上に説明した命令は全て特別なものであり、データ・
フィールドにせよアドレス・フィールドにせよ全ての命
令フィールドは厳密に指定されなければならない。コン
パイラまたはプログラマがこれらの基本命令を適切に使
用するには、システムアーキテクチャに関する詳細な知
識が必要である。もちろん、これはどんな命令セットに
ついてもいえることであるので、当業者には本発明を容
易に理解することができるであろう。

マスク・回転命令の用途及び利点 ＰＲＩＳＭシステムの前記命令セット（以下ではＰＲＩ
ＳＭ命令ともいう）は、レジスタの内容を指定された量
だけ回転し、マスクの制御の下で別のソースのビットと
回転されたワードとを組み合わせて、その結果を目的の
場所へ挿入する。あるいは、回転された（ただし変更は
されない）ワードを特別のレジスタに記憶し、それを、
次に実行すべきマスク・回転命令の結果と組み合わすこ
６０− ともできる。共通の計算タスクにおいて、これらの命令
は広範囲に適用できる。以下では、ＰＲＩＳＭ命令シス
テム／３７０命令を例にとって、マスク・回転命令があ
れば計算タスクがいかに簡単でしかも短くなるかという
ことを対比的に説明する。マスク・回転命令はかなり複
雑な機能を遂行するということを強調しておく；マスク
・回転命令は現在の技術水準における回路を用いても単
一マシンサイクルで実現できるという意味においてパ基
本的”である。

よく知られたタスクに、レジスタ内のフィールドを分離
し、それを適切に境界合わせし、さらに計算を行なうと
いうものがある。たとえば、浮動小数計算をシミュレー
トする場合、ワードのビット１〜７（指標部）を分離し
、それを正規他桁送り量として用いるためにレジスタの
右端から２ビツトの位置に置かねばならない。ＰＲＩＳ
Ｍ命令ならば、これは以下のように達成される。

ＲＩＮＭ　Ｐ、Ｘ、１０、’０ＯＯＯＯＩＦＣ’この命
令はＸの内容を１０ビツトだけ左へ回転し、それとマス
ク’０ＯＯＯＯＩＦＣ’との論理積（ＡＮＤ）をとり、
その結果をレジスタＰに記憶する（必要ならばＰとＸは
同じレジスタでもよい）。これをシステム／３７０命令
で達成しようとすると、以下のようになる。

５ＬＬＸ、１　左側の不要ビットを除去ＳＲＬ　Ｘ、２
５　右側の不要ビットを除去ＳＴ、ＬＸ、２　指標部を
右端から２ビツトの位置に置く。

この場合、Ｘの内容を壊すことなく結果を別のレジスタ
へ記憶するときは、このシーケンスにさらにもう１つ命
令が必要である。

次にこれと逆の問題、すなわち、成るレジスタに成るフ
ィールドを挿入する場合を考えてみよう。

例として、レジスタＸのビット２３〜２９をレジスタＲ
のビット１−〜７へ、レジスタＲの他のビットを壊すこ
となく、コピーすることを考える。ＰＲＩＳＭ命令なら
ば、これは以下のように達成される。

ＲＩＭＩ　Ｒ，Ｘ、２２、　’７ＦＯＯＯＯＯＯ’Ｘこ
の命令はレジスタＸの内容を左に２２ビツトだけ回転し
、回転されたワードのうち、マスクビットが１のところ
のビットを全てレジスタＲヘコピーする。これをシステ
ム／３７０の命令又は他の機械で達成しようとすると以
下のようになる。

ＮＸ、＝Ｘ’０００００１ＦＣ’ 保管すべきビットの分離 Ｎ　Ｒ１＝Ｘ’８ＯＦＦＦＦＦＦ’ 置換されるゼロビット ＳＬＬ　Ｘ、２２ ワードの整列 ＯＲＲ，Ｘ このシーケンスはレジスタＸの内容を破壊してしまうが
、ＰＲＩＳＭ命令の場合、レジスタＲは元のままである
。

複数のレジスタにおよぶ長いフィールドを桁送りする場
合、ＰＲＩＳＭ命令ならばこれが簡単にできる。ここで
は、レジスタ２．３．４、及び５−６３＝ から成る１２８ビツトのフィールドを右へ７ビツトだけ
桁送りする場合を考える。ＰＲＩＳＭ命令ならば、これ
は以下のように達成できる。

５ＱＩＱ　２．２．７ 」二位ワードの桁送り。食み出たビットはＭＱへ。

ＬＳＲＩＱ　３．３．７ 次の位のワードの桁送り。食み出たビットはＭＱから得
る。

ＬＳＲＩＱ　４．４．７ ＬＳＲＩＱ　５．５．７ 初めの５ＲＩＱ命令はレジスタ２を７ビツトだけ右へ桁
送りして、回転されたワードをレジスタＭＱに保管し、
回転されたワードの下位２５ビツトをレジスタ２に記憶
し、上位７ビツトにＯを埋める。残りのそれぞれの命令
は、次のレジスタを７ビツ１−だけ回転させる。レジス
タＭＱの上位７ビツト及び回転されたワードの下位２５
ビツトを当該レジスタへ記憶し、回転されたワードをレ
ジスタＭＱへ記憶する。

ＩＢＭシステム／３７０においてレジスタの桁−間一 送り（倍）は非常に有益なものであるが、レジスタ３か
らレジスタ４へ移動するビットを獲得する場合は、余分
に３つの命令が必要である。

ＯＲ０，３ レジスタ３からレジスタ４へ移動するビットを獲得する
。

ＳＬＬ　０１２５ ＳＲＬＬ　２．７ レジスタ２及びレジスタ３を共に７ビツトだけ桁送りす
る。

５ＲＬＬ　４．７ レジスタ４及びレジスタ５を共に７ビツトだけ桁送りす
る。

ＯＲ４，０ レジスタＯの右端４ビツトをレジスタ４へ移動する。

比較例の最後として、レジスタＲＡの内容で示されるバ
イトのところから始まるフィールドを、レジスタＲ，Ｂ
で示されるバイトのところから始まるフィールドへ移動
する際、レジスタＲＣの下位５ビツトで指定されるビッ
ト数だけ右に桁送りする場合を考える。この場合におい
て、レジスタＲ■〕は、移動すべきフィールドを越えた
ところの最初のバイトのアドレスを含むものとする。Ｐ
Ｒ４３Ｍ命令の場合は以下のようになる。

Ａ、Ｔ　ＲＡ、、ＲＡ、−４ アドレス指定の更新形式を用いるため のセットアツプ ＡＴ　ＲＢ、ＲＢ、−４ アドレス指定の更新形式を用いるため のセットアツプ ＡＩ　ＲＤ、ＲＤ、−４ アドレス指定の更新形式を用いるため のセットアツプ ＬＩ　ＲＴ、０ レジスタＭＱのセットアツプ ＭＴＭＱ　ＭＴ ■、０ＯＰＬＵＲＡ、ＲＡ、４ 有効アドレス）ＲＡ、メモリワードｋ ＲＴへ Ｒ，Ｒ８Ｕ　ＲＴ、ＲＢ、ＲＣ 桁送り、ＭＱとの組合せ、記憶、イン デックス更新 ＣＲＡ、ＲＤ ＢＬ　ＬＯＯＰ 主ループでＬＵ全命令、レジスタＲＡの内容＋４として
有効アドレスを計算する。有効アドレスはＲＡに記憶さ
れ、ＲＡでアドレス指定されるメモリワードがＲＴに記
憶される。ＲＲ８Ｕ命令は、このジョブの中の困難な部
分を遂行する。レジスタＲＴの内容はレジスタＲＣで指
定されるビット数だけ右に回転され、有効アト１ノスは
ＲＡの内容に４を加えることによって計算される。レジ
スタＲＡの（新しい）有効アドレスのところに記憶され
るべきワードは、ＭＱの」１位ｎビット及び回転された
ワードの下位（３２−ｎ）ビットで構成される。ｎは回
転されたワードの右への桁送りビット数である。最後に
、回転されたワードがＭＱに記憶される。最後の２つの
命令は単にループを閉−６７〜 しるだめのものである。

以１−を１８Ｍシステム／３７０の命令で達成しようと
すけば１次のようになる。

ＬＡ　ＲＥ、０ 偶数レジスタの幾つかをゼロに初期設 定する。

■、　Ａ　ＲＡ、＋ｉ　、４ Ｂ　Ｘ、　Ｌ　Ｅ命令のためのセットアツプ。

Ｔ、ＯＯＰ　Ｌ　ＲＥ＋１、Ｏ（ＲＡ）メモリワードを
ロードする。

Ｔ、ＲＲゴ、ＲＥ＋１ メモリワードのコピーを保管する。

Ｉ、Ｒ８ＲＥ、Ｏ（ＲＣ） ワードの桁送り、偶数１ノジスタの上位ビットの桁送り
。

ＳＴ　ＲＥ＋１、Ｏ（ＲＢ） 桁送りされたワードの記憶 ＬＲＲＥ、ＲＴ 次のサイクルのための上位ビットをＲ Ｅへ移動する ６８− ＡＲＲＢ、　ＲＡ＋１ 次のワードを記憶すべきアドレスを更 新する。

ＢＸＬＥ　ＬＯＯＰ、ＲＡ、ＲＣ ＩＢＭシステム／３７０の内部ループのシーケンスは７
命令要するが、ＰＲＩＳＭ命令のシーケンスならば、こ
のシーケンスは４命令でよい。しかも、１８Ｍシステム
／３７０の場合、Ｂ　Ｉ　Ｔ、　Ｅでループを閉じるた
めに偶数レジスタにはＲＡフィールドが必要であり（そ
うでないときはシーケンスはさらに２つの命令が必要で
あろう）、ＩＢＭシステム／３７ｏの６４ピツ１〜・シ
フタを利用するには、さらにＲＥも偶数であることが必
要である。

単一のサイクルで実行できるマスク・回転命令の威力と
融通性は以上の比較により明らかである。

これらは、最近の回路技術を用いて単一のマシンサイク
ルで実現できるという意味からいえば、″基本的″であ
るが、その機能的な能力は非常に強力である。

χ頂）　”、＝ドウエη 代表的なＰＲＩＳＭシステムの構成を第１図に示す。シ
ステムの内部母線１０には、ＣＰＵ１２、複数の母線ユ
ニット１−４．１６（４動車数点ユニツ１へなど）、命
令キャッシュ機構］−８、データ・キャッシュ機構２０
、及びシステム母線ユニット２２が接続されている。キ
ャッシュ機構１８．２０はいずれもキャッシュ、ディレ
クトリ及び変換索引緩衝機構（ＴＬＢ）を含んでいる。

システム母線ユニッ１へ２２は主として■／○オペレー
ションを制御するもので、主記憶装置２４にも接続され
ている主記憶装置２４と命令キャッシュ機構１８及びデ
ータ・キャッシュ機構２ｏとの間では命令及びデータが
別々にやりとりされる。ＣＰＵＩ２は命令母線２６を介
して命令キャッシュ機構１８から命令を取出す。

第２Ａ図及び第２Ｂ図はＣＰ　Ｕ　１２の内部構成を示
したものである。主要構成要素の１つである汎用レジス
タ・ファイル３０は３２個の汎用レジスタを含んでいる
。汎用レジスタ・ファイル３０の２つの入力ＲＡ及びＲ
，Ｔ並びに３つの出力ＲＡ、ＲＢ及びＲ８はいずれも命
令によって指定されるオペランドを示す。汎用レジスタ
・ファイル３０のアドレス指定は、命令レジスタ３２に
ロードされた命令の各種レジスタ・フィールドによって
なされる。命令レジスタ３２のボックス内及びその下側
に示されている記号の意味については表２のところを参
照されたい。

命令は命令アドレスレジスタ（ＩＡＲ’）３４により命
令キャッシュ機構１８から取出される。■ＡＲ３４は極
く普通のもので、プログラムの開始時に初期設定され、
プログラムの進行につれて順次に増分されたり、分岐ア
ドレスをロードされたりする。表２に示したように、命
令は３２ビツト（４バイト）であるから、ＩＡＲ３４の
増分単位は４である。ボックス３６は次命令アドレスを
含む。

汎用レジスタ・ファイル３０、命令レジスタ３２及びＩ
ＡＲ３４の選択された内容はマルチプレ７１− フサ３８及び４０を通ってＡＬＵ４２へ供給される。マ
ルチプレクサ３８は命令アドレスまたは指定されたレジ
スタＲＡの内容を通し、マルチプレクサ４０は即値オペ
ランドＤ又は指定されたレジスタＲＢの内容を通す。Ａ
　Ｌ　Ｕ　４．２の演算結果は出力バッファ・レジスタ
４４にロードされたり、ＩＡＲ３４、条件レジスタを含
む条件論理５０、またはデータ・キャッシュ機構２０ヘ
アドレスを送るためのアドレスゲート５４へ直接供給さ
れたりする。

Ａ　Ｔ、　Ｕ　４．２の演算結果を汎用レジスタ・ファ
イル３０に書戻す場合は、命令がレジスタＲＡ及びＲＴ
のいずれを指定しているかに応じて、出力バッファ・レ
ジスタ４４の内容がマルチプレクサ４６または４８を通
って汎用レジスタ・ファイル３０へ転送される。

分岐／トラップ検査論理５２は、命令のＢＩフィールド
、条件レジスタ及び指定されたレジスタＲＡの内容に応
じて、分岐又はトラップを行なうべきか否かを検査する
。前述のように、変更前の”　７（−＋−へ ７２− 条件レジスタの内容が特定の汎用レジスタに保管されて
いるときに、その中の特定のビット（例えばＥＱビット
）の値に応じて分岐するか否かを決めるような場合にこ
の分岐／トラップ検査論理５２が使用される。その場合
、条件レジスタの内容を保管している汎用レジスタは分
岐命令中のＲＡフィールドにより指定され、分岐条件と
なるビットは５ビツトのＢＩフィールドにより指定され
る。

内部レジスタＲ２及び拡張用レジスタＭＱを含む本発明
に係るマスク・回転論理５６は、要約すれば、指定され
たレジスタの内容を指定された量（最高３１ビツト）だ
け回転（循環術送り）するものである。回転された内容
はマスクの制御のもとに、他のレジスタの内容又は全ゼ
ロ等の特別のワードと組合されたり、３２ビツト長のＭ
Ｑレジシフに保持されている前の回転結果と組合された
りする。これは通常の桁送りだけでなく、例えば１０進
数のパック及びアンパック、浮動小数点演算の場合の事
前術送り及び正規化などを行なうときに使用できる。マ
スク回転論理５６の出力はマフ４− ルチプレクサ４６　（Ｒ２）又は４．８（ＭＱ）を通っ
て汎用レジスタ・ファイル３０へ転送されるか、あるい
は出力ゲート５５を通ってデータ・キャッシュ機構２０
へ転送される。

ＭＱレジシフはマスク・回転操作で使用される他に１乗
算及び除算の如き算術演算において３２ビツトよりも長
いデータが生成された時にあふれ分を記憶するのにも使
用される。

データ・キャッシュ機構２０から取出されたデータは、
入力ゲート５８及びマルチプレクサ４８を通って汎用レ
ジスタ・ファイル３０へ転送される。

次に、第３図を説明する前に、このハードウェア機構全
体の構成及びオペレーションについて概説する。

ＰＲＩＳＭアーキテクチャにおいては、マスク・回転論
理５６はＡ　Ｌ　Ｕ　４２と並列に走行する。ＡＬＵ４
１が汎用レジスタ・ファイル３０の最初の２つのオペラ
ンドを操作する間、マスク・回転論理５６は第３のオペ
ランドを操作する。その出力をＡ　Ｌ　Ｕ　４．２で計
算された主記憶装置アドレスへ送ったり、或いは汎用レ
ジスタ・ファイル３０へ送り返すこともできる。

マスク・回転論理５６の主要部は回転部６０（第３図、
後出）である。回転部６０は２ないし５の論理レベルを
用いて３２ビツトの入力オペランドを任意のビット位置
数だけ回転できる。回転部６０の動作と並列して、その
出力のフィールドをブランクにする為にマスクが生成さ
れる。桁送り命令の場合は、このマスクを用いて、オペ
ランドフィールド外からＯを送り込む。回転命令の場合
は、その命令で特定のマスクが直接に指定される。マス
クの生成も２乃至５の論理レベルで遂行できる。

又、回転部６０の動作と並行して、４つの入力のうちの
１つから挿入オペランドが生成される。

４つの入力とは、（１）汎用レジスタ・ファイル３０か
らの第１オペランド、（２）レジスタＭＱの内容、（３
）汎用レジスタ・ファイル３０の第３オペランドの符号
ビットから成るワード、（４）全ゼロのワ７５− 一ド、である。この操作は１又は２′の論理レベルの多
重化で達成される。

最後の段階は挿入／組合せ段階である。マスクが１のと
ころのビット位置には回転されたワードの対応ビットが
使用され、マスクが０のところのビット位置には挿入さ
れたワードのビットが使用される。

マスク・回転論理５６全体のハードウェアの設計要件は
、マスク・回転論理５６の各種構成要素の主要な経路を
ＡＬＵ４２のものと等しくする事である。従って、これ
までに説明した命令は、他のＰＲＩＳＭ命令の場合と全
く同様に、単一マシンサイクルで実行できる。

マスク・回転論理５６の詳細を第３図に示す。

汎用レジスタファイル３０からマスク・回転論理５６へ
の主な入力はＲＡ、ＲＢ、及びＲ８である。

この他には、特定のオペレーションのために、命令レジ
スタ３２のＳ　Ｈフィールド又はＲＢフィールド（ビッ
ト１６〜２０）がある。桁送り量は命令レジスタ３２の
ＳＨフィールドまたはＲＢフイ７６− 一ルドから得られる。各構成要素への特定の入力を選択
するマルチプレクサ（ＭＵＸ）への各種入力は命令デコ
ーダ（図示せず）で決定される。命令デコーダは各構成
要素で使用されるオペランドをそれぞれ選択する。各種
オペレーションでこうした構成要素へゲートされるべき
データの特定のセグメントは表２のところで説明した。

命令デコーダがＯＰコード・フィールドを監視し特別な
場合はさらに拡張ＯＰコード（Ｅ　Ｏ）フィールドも監
視することは当業者には容易に理解されるであろう。マ
スク・回転命令の多くはこのＥＯフィールドを含む（他
のｐＲＩＳＭ命令もＥ○フィールドを含むものは多い）
。

マスク・回転論理５６の主構成要素は４つある。

すなわち、回転部６０と、マスク生成ユニット６２と、
挿入／組合せオペレーションの目的オペランドを取り出
すためのマルチプレクサ６４と、挿入／組合せ部６６で
ある。挿入／組合せ部６６はマスク生成ユニット６２で
生成されたマスクの制御の下で、回転部６０及びマルチ
プレクサ６４から得られるオペランドを組み合わせる。

前にも説明したように回転部６０は循環術送りを遂行す
る（ビット位置Ｏからシフトアラ１−するビットはビッ
ト位置３１へ再び挿入される）。回転部６０への入力は
２つあり、１つは回転されるべき実際のオペランドであ
り、これはマスク・回転命令については全て汎用レジス
タ・ファイル３０のレジスタＲ８に記憶されている。回
転部６０へのもう１つの入力は桁送り量である。したが
ってこの入力が、所望のビット境界合せを達成するのに
必要なオペランドの桁送りビット数を示す。

桁送り量は、即値桁送すオペレーションの場合は命令レ
ジスタ３２のＳＨフィールドに記憶され、そうでないと
きは命令のＲＢフィールドで指定される汎用レジスタの
ビット２７〜３１に記憶されている。所与のオペレーシ
ョンにおいて桁送り量を示すこれら２つの領域のどちら
をアクセスするかは、命令デコーダ及びマルチプレクサ
６３で決定される。マルチプレクサ６３は命令デコーダ
からの適切な信号で付勢されて、ケーブル６１を、介し
て所望の桁送り量を回転部６０ヘゲートする。

第３図かられかるように、回転部６０の出力はレジスタ
ＭＱに記憶することもできるし、挿入／組合せ部６６へ
直接送ることもできる。挿入／組合せ部６６においては
１回転部６０の出力がマスクの制御の下で、４つのオペ
ランドのうち、マルチプレクサ６４から挿入／組合せ部
へ入力される１つのオペランドと組み合わされるか、ま
たはそれに挿入される。前にも説明したように、回転部
６０の出力をレジスタＭＱまたは挿入／組合せ部６６の
いずれに送るかは、ＯＰマスク・回転命令のそれぞれの
特定の定義（コード）を検査することによって容易に決
定できる。

次にマスク生成ユニット６２について説明する。

マスク生成ユニット６２は主に左端定義部と右端定義部
から成る。こうした一般的な回路構成により、大きく分
けて２つの異なるタイプのマスクを構成できる。１つの
タイプはマスク使用回転命令で使用されるも”ので、そ
れは次のような３つの部分から成る。すなわち、複数個
の１を両側に有す７９− る複数個のＯｌまたは複数個のＯを両側に有する複数個
の１である。このタイプのマスクは、マスク使用回転命
令に遭遇したときに、命令レジスタ３２のビット２１〜
３１のマスク（Ｍ）フィールドで指定される。これらの
ビットの定義及び用途については表２のところで説明し
た。マスク定義ビット（ＭＤＢ）であるビット２１は、
そのマスクが複数個の１を両側に有する複数個のＯから
成るのか、または複数個のＯを両側に有する複数個の１
から成るのかを示す。Ｍフィールドの残りの１０ビツト
はマスクの中央部の左端及び右端をそれぞれ指定する。

マスク生成ユニット６２で生成される第２のタイプのマ
スクは２つの部分から成り、これは桁送り命令と、回転
・記憶命令に使用される。

第２のタイプのマスクは複数個のＯの後に複数個の１が
続くものと、複数個の１の後に複数個の０が続くものが
ある。これらの命令を用いてＳＨフィールドまたはレジ
スタＲＢからマスクが指定される。第１のタイプ及び第
２のタイプのマスク−８１，−、、。

８０− は挿入／組合せ部６６においてはいずれも全く同様にし
て使用される。こうしてマスクが１のところは全て、回
転部６０のビット（ソースオペランド）がその出力に挿
入され、マスクがＯのところは全て、マルチプレクサ６
４のビット（目的オペランド）がその出力に置かれる。

マスク生成オペレーションは他と比べれば直接的である
。実際のマスクの端部の指定は、コンパイラを介するオ
ペレーティング・システムまたはプログラムによって行
なわれる。この指定に関する情報が適切に生成されれば
、それは命令レジスタ３２のＳＨフィールドまたはレジ
スタＲＢにロードされる。所与の命令においてマスクデ
ータの源はＯＰコードで決定され、それに応じてマルチ
プロフサ７０のラインが適切に付勢される。第１のタイ
プのマスク（３つの部分から成る）の場合は、この情報
は命令レジスタ３２のＭフィールドから得られ、それが
マスクの左端と右端を指定する。回転・記憶命令で使用
される第２のタイプのマスク（２つの部分から成る）の
場合は、ＯＰコ８２− −ドで決まるマルチプレクサ７０の１本のラインだけが
付勢される。

マスク生成ユニツ１−６２の左端定義デコーダ７２はマ
スクの左端のビット位置を定義するためにマスクフィー
ルドのうちの５ピツｌ〜（左端定義用）を復号する。復
号された情報は左方マスク生成部７４へ送られてそこで
左端の指定されたマスクが生成される。左方マスク生成
部７４の出力は３２ビツトフイールドである。それはた
とえば、複数のＯの後に複数の１が続くストリングであ
って、その左端のビット位置が左端定義デコーダ７２で
指定されているものである。

右端定義デコーダ７６及び右方マスク生成部７８もこれ
と全く同様に機能し、右方マスク生成部７８は、たとえ
ば、複数の１の後に複数のＯが続くストリングであって
、その右端のピッ１へ位置が右端定義デコーダ７６で指
定されているもの、を出力する。したがって左方マスク
生成部７４及び右方マスク生成部７８の出力は第２のタ
イプのマスク（２つの部分から成る）である。左方マス
ク生成部７４及び右方マスク生成部７８の出力はマスク
合成部８０で組み合わせられる。マスク合成部８０は３
２ピッｌ−Ａ、　Ｎ　Ｄ回路程度の簡単なもので、これ
により所望のマスクを生成する。複数のＯを両側に有す
る複数の１から複数の１を両側に有する複数の０へ変更
を行なう場合、単にインバータを通過させるだけでよい
ので、これは簡単にできる。しかも、出力を反転させる
必要があるかどうかは命令自身のＯＰコードで指定され
るので命令デコーダが容易にその決定を下すことができ
る。

左端定義用の回路または右端定義用の回路のいずれか一
方を活動化し、その出力と全て］または全てＯとを組み
合わせるだけで、容易に第２のタイプのマスクが生成で
きる。こうして所望の第２のタイプのマスクがマスク合
成部８０（したがってマスク生成ユニット６２）から出
力される。

マスク生成ユニット６２の各構成要素の機能は当業者に
はよく知られたものである。最終的に完成したマスクの
生成は、回転部６０の機能と同様、−８３＝ ２ないし５の論理レベルで達成できることに留意された
い。こうして、回転部６０で遂行される機能とマスク生
成ユニット６２で遂行される機能とを並列して進行させ
ることができ、その結果、これに係る命令は単一のマシ
ンサイクルで実行できる。

次に第３図のマルチプレクサ６４について説明する。マ
ルチプレクサ６４は図に示すように４つの入力を有する
。命令デコーダに供給されるＯＰコードによ゛つてこれ
ら４つの入力のうちの１つが選択される。したがって、
回転されたデータをレジスタＲＡの前の内容に挿入する
ような命令の場合は、マルチプレクサ６４の（ＲＡ）入
力が活動される。

回転されたデータをレジスタＭＱの前の内容と組み合わ
せるような命令の場合は、そのための特定の入力が活動
化される。挿入／組合せオペレーションの目的オペラン
ドが複数の１から成るフィールドであるのか複数のＯか
ら成るフィールドであるのかを、レジスタＲＳの状況ビ
ット“Ｏ”が−８４＝ 決定する様な命令（代数的術送り等）の場合は、マルチ
プレクサ６４のＲ８Ｏ入力が活動化される。

回転されたワードを全て１のワードと組み合わせるよう
な命令の場合は、全ゼロ入力が活動化される。

挿入／組合せ部６６は３人力の論理回路である。

これにより、ケーブル８２のビット構成からは、マスク
が１のところのビット位置のビットを出力し、ケーブル
８４のビット構成からは、マスクがＯのところのビット
位置のピッ１−を出力することができる。この機能は２
つの入力（すなわちケーブル８２及びケーブル８４）を
有する３２要素のマルチプレクサで遂行できる。このマ
ルチプレクサにおいては、マスクの制御の下でピッ１〜
に基づいて所望の選択が行なわれる。もちろん別なやり
方でこれを行なうこともできる。

レジスタＲ２は挿入／組合せ部６６の出力を受諾する。

オペレーションの結果は、はとんど、汎用レジスタ・フ
ァイル３０のレジスタＲＡに送り返される。

第３図に示すマスク・回転論理５６はこれまでに説明し
た命令を全て遂行できる。第３図のマスク・回転論理５
６の動作を容易に理解できるよう、以下に３つの基本的
な命令に分類してこれを説明する。

初めに、マスク使用回転命令のうちの１つについて説明
する。マスク使用回転命令の代表的なものは″即値回転
・マスク挿入命令（Ｍ形式）″である。この命令（以下
ＲＩＭＩ命令という）については前に詳しく説明した。

ＲＩＭＩ命令で与えられる制御フィールドはＯＰコード
であって、それは遂行すべき機能の項目及び各種パラメ
ータ（すなわちＲＳフィールド、ＲＡフィールド、ＳＨ
フィールド、及びＭＡ　Ｓ　Ｋ）を定義する。ＲＩＭＩ
命令は、レジスタＲ８に記憶されているデータ内の所与
のフィールド（ＳＨで指定される）を、レジスタＲＡに
現に記憶されているワードの、ＭＡＳＫで定められるフ
ィールドへ挿入すべきことを指定するものである。

これは次のようにして達成される。汎用レジスタ・ファ
イル３０のレジスタＲ，Ｓがアクセスされて回転部６０
へ直接ゲートされる。これと同時にＳ　Ｈフィールドが
命令レジスタ３２からアクセスされ、同様にケーブル６
１を介して回転部６ｏへゲートされる。前にも述べたよ
うにビット２１はマスク定義ビット（ＭＤＢ）であり、
これはマスクの特性を指定する。ビット２２〜３１は５
ピッ１−が左端定義用、残りの５ビツトが右端定義用で
ある。これらのビットはマルチプレクサ７ｏを介してマ
スク生成ユニット６２ヘゲートされる。これらのオペレ
ーションにさらに並列して生じる第３のオペレーション
は汎用レジスタ・ファイル３０のレジスタＲＡのアクセ
スである。

レジスタＲＡの内容（ＲＡ）はマルチプレクサ６４ヘゲ
ートされる。これは前に説明した。この時点での３つの
オペランド（レジスタＲＡの内容、回転部６０の出力、
及びマスク生成ユニット６２で生成されるマスク）が、
挿入／組合せ部６６への入力である。挿入／組合せ部６
６の出力はレジスタＲ２へ一時的に記憶され、次に汎用
レジスタ・８７− ファイル３０のレジスタＲＡへ戻される。

次に２番目の分類として桁送り命令の代表的な命令であ
る″左指送り命令″について説明する。

この命令（以下ＳＬ命令という）の有効なフィールドは
基本ＯＰコードフィールド、拡張ＯＰコードフィールド
、ＲＳフィールド、ＲＡフィールド、及びＲＢフィール
ドである。基本○Ｐコードフィールド及び拡張オペコー
ドフィールドは、遂行すべきオペレーションが何である
かを命令デコーダに示す。Ｒ，Ｓフィールドは桁送りの
対象となるワード（ソースオペランド）を定める。ＲＡ
フィールドは対象となるワードが桁送りされるところの
汎用レジスタを定める。ＳＬ命令のＲＢフィールドで定
められるＲＢレジシフのビット２７〜３１のＲＢフィー
ルドは桁送り量を定める。

ＳＬ命令のオペレーションはマスク・回転論理５６では
次のようにして遂行される。レジスタＲ８に記憶されて
いるデータが回転部６０ヘゲートされ、レジスタＲＢに
記憶されている桁送り量がマルチプレクサ３６によって
ケーブル６１を介し−ＲＱ−＋＋＋ ８８− て回転部６０ヘゲートされる。この桁送り量はケーブル
を介してマスク生成ユニッ１−６２にも送られる。この
桁送り量はマスク生成ユニット６２のマルチプレクサ７
０１の入力の１つである。マルチプレクサ７０の２つの
入力のうちいずれを選択するかは、○Ｐコードで決定さ
れる。たとえばＯＰコードが左端の定義されたマスク生
成を要求するときは、この桁送り量によってマスク生成
ユニット６２で前述の第２のタイプのマスク（２つの部
分から成る）が生成される。これらのオペレーションと
同時に、レジスタＲＡの内容がマルチプレクサ６４によ
って選択され、挿入／組合せ部６６への３つの入力が再
び使用可能となる。即ち、レジスタＲＡの内容、回転部
６０の出力（レジスタＲ８の前の内容を指定されたビッ
ト数だけ桁送りしたもの）、及びマスク生成ユニツ１〜
５６の生成するマスクである。レジスタＲ８の内容を指
定されたビット数だけシフトアウトされた分は、挿入／
組合せ部６６により、レジスタＲ，Ａに入れられる。こ
うしてオペレーションの結果はレジスタ９０− Ｒ２を介して汎用１ノジスタフアイル３０のレジスタＲ
Ａに戻される。

桁送り命令の場合は一般に、マルチプレクサ６４の４つ
の入力は何れかがケーブル８４に出力されそれが挿入／
組合せに係るオペレーションの目的オペランドとなる。

従ってそのワードに、ケーブル８２のソースオペランド
の指定部分が挿入される。

最後に３番目の分類として回転・記憶命令の１つを例に
とって説明する。回転・記憶命令は前にも説明した様に
主記憶装置のデータの移動に対して効果的なものであり
、これを使用すれば、ＣＰＵのタスク自身は働かないの
で、条件コードをいちいち設定する必要もない。ＡＤＲ
ＥＳＳビットＲＡ、　＋　４、及びＭＡＲＫビットの生
成及び使用のような命令に必要なオペレーションの数は
メモリ制御に当てはまり、マスク使用回転命令のオペレ
ーションには当てはまらないが、回転及び記憶命令は、
マスク・回転論理５６を用いて達成できるシステムの機
能の１つのタイプである。

回転・記憶命令の代表的なものは″右回転・更新記憶命
令”であるこの命令（以下ＲＲ８Ｕ命令という）は以下
に示す有効なフィールドを提供する。即ち、ＯＰコード
・フィールド、拡張ＯＰコードフィールド、ＲＳフィー
ルド、ＲＡフィールド、及びＲＢフィールドである。Ｏ
Ｐコードフィールド及び拡張○Ｐコードフィールドは夫
々ビットＯ〜５及びビット２１〜３１である。これらの
ＯＰコードフィールドが他の全ての命令と同じように、
マスク・回転論理５６のオペレーションシーケンスを制
御する。レジスタＲ８の内容は回転部６０にゲートされ
る。桁送り量は汎用レジスタＲＢに記憶されているデー
タのビット２７〜３１で決まる。桁送り量はケーブル６
１を介して回転部６０と、または命令デコータの制御の
下で左端定義用もしくは右端定義用のマルチプレクサ７
゜と、に同時にゲートされる。回転されたワードはレジ
スタＭＱに記憶される。この時点で、後の挿入／組合せ
オペレーションに備えて、レジスタＭＱの前の内容は何
らかの補助レジスタに保持され一９１＝ る。

回転部６０の桁送りオペレーションと並列して、桁送り
量の制御の下でマスクが生成される。回転部６０から出
力される回転されたワードがケーブル８２を介して挿入
／組合せ部６６に送られると同時に、レジスタＭＱの前
の内容がケーブル８４を介して、マスクがケーブル８６
を介して、それぞれ挿入／組合せ部６６に送られる。挿
入／組合せ部６６の出力はレジスタＲ２に記憶される。

しかしながら今度は、この出力はレジスタＲＡには戻さ
れないで代わりに、命令デコーダの制御の下でアドレス
生成回路によってレジスタＲＡ＋４へ戻される。このオ
ペレーションは本発明を構成するものではない。これと
同時に更新されたアドレスＲＡ＋４自身はレジスタＲＡ
に記憶される。

回転及び記憶命令のグループの命令を複数組み合わせて
、主記憶装置内で、データストリングの長移動及びデー
タの再境界合せを行なう。回転・記憶命令はマスク回転
論理５６を使用する。

マークの記憶、使用及び解釈（従って回転・記９２− 憶命令のうちのあるものがこれに該当する）は本発明を
構成するものではない。前に説明した特定の命令に伴う
定義（ＯＰコード）で示されるシステムメモリ制御によ
ってこうした特定のマークが生成され、記憶され、利用
される。

以上に説明した３つのタイプの命令は、マスク・回転論
理５６の動作を説明するための例であり、マスク・回転
論理５６は、勿論、他の様々なマスク・回転命令を処理
することができる。当業者ならば、他のあらゆる命令が
マスク・回転論理５６でいかに遂行されるかは容易に類
推できるであろう。

［発明の効果］ 以上説明した様に、本発明によれば、従来の命令に比べ
てより短くかつ簡単な（従って高速で効率のよい）命令
で、桁送り機能、組合せ機能、挿入機能、及びビット境
界合せ機能を遂行する事ができる。

【図面の簡単な説明】

第１図は本発明を実施し得るＰＲＩＳＭシステムの構成
例を示すブロック図、第２図は第２Ａ図及び第２Ｂ図の
結合様式を示すブロック図、第２Ａ図及び第２Ｂ図はＣ
ＰＵ１２の内部構成を示すブロック図、第３図はマスク
・回転論理の内部構成を示す図である。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション ９５−

Claims (1)

1. 【特許請求の範囲】 単一マシンサイクルで実行できる基本命令の命令セット
   を有し、前記基本命令を記憶する記憶手段と、該記憶手
   段から基本命令を取出すためのアドレス手段と、該アド
   レス手段によって取出された基本命令を実行するための
   ＡＬＵと、該ＡＬＵで使用されるオペランドを記憶し且
   つ同時にアクセス可能な複数の汎用レジスタとを備えた
   計算機システムにおいて、 単一マシンサイクルで実行可能なマスク・回転命令を遂
   行するための機構を、 前記命令で指定されたマスクパターン遷移アドレスから
   Ｎビット（Ｎは１より大きい整数）のマスクを生成する
   手段と、 Ｎビットのソースオペランドを前記命令で指定された量
   だけ回転する手段と、 前記命令で指定される情報に基づいてＮビットの目的オ
   ペランドを選択する手段と、 前記マスクの所与のビットが第１の論理値を有する場合
   は前記目的オペランドの対応ビットを維持し、前記マス
   クの所与のビットが第２に論理値を有する場合は前記回
   転されたソースオペランドの対応ビットを維持するよう
   に、前記回転されたソースオペランドと前記目的オペラ
   ン１くとを前記マスクの制御下で組み合わせる手段と、
   Ｎビットの前記組合わせ結果を前記命令によって指定さ
   れたレジスタへ戻す手段とから構成し。 前記手段の各々を並行に動作させるようにしたことを特
   徴とする命令処理装置。