JPS6014368B2 - 任意波形発生回路 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明はデジタル制御の任意波形発生回路に関する。

〔従来技術〕

従来、特定の波形だけを発生し得る専用の回路は数多〈
知られているが、一般に同一回路構成で任意の異なる出
力波形を得られるならば非常に便利なことは明らかであ
る。

例えばビデオゲーム機械等においては、一機種毎にそれ
ぞれ特殊の疑音を発生させることが要求されるところか
ら、従来、一機種毎にそれぞれ尊用の音発生回路を設計
し付加している。

しかしこのような多種少量生産の機器のおいて一機種毎
に専用の音発生回路に従って波形発生回路を設計し付加
することは非常に不経済であり、同一回路で色々異なっ
た音を出せること並びに複数の音が同時に出せることが
要望され、そのための任意波形発生回路の提供が望まれ
ていた。一方、この種の自由度をもつ波形発生回路とし
ては、従来ファンクション・ジヱネレータが知られてい
るが、その出力として取り出し得る波形は、三角波、方
形波、正弦波あるいはそれらの組合わせで得られるのこ
ぎり波、ランプ波、指数関数彼等であり、特定の波形に
限られている。

従ってファンクション・ジェネレータではそれら以外の
任意波形を発生させるためには、その都度別の専用回路
を設定し付加しなければならない。〔発明の目的）本発
明の目的は、波形メモリに予め記憶された波形データか
ら所望種類の複数の波形を所望周期で謙出すことにより
任意の周波数及び形状の波形を発生されることができる
波形発生回路を提供することにある。

本発明においては、疑音あるいは映像作成用の複数種の
異なる波形を有し、該波形はそれぞれ対応する波形デー
タとして予め波形メモリに記憶保持されている。

周知のように、一般の波形は波形（状）、繰返し周波数
（周期）及び振幅の三要素を有し、これらのいづれかが
相違すれば異なる波形となり、例えば疑音の場合、音色
、高低及び音圧の差となって現出し、また映像の場合、
画形の差となって現われる。

なお、前記周波数には初期位相も含まれ、これによって
特に映像の場合に画の座標位置が定まる。以上の三要素
に対応して、本発明の波形発生回路においても各要素の
任意指定が行われ、波形メモ川こ記憶保持された波形デ
ータ種の選択によって波形状が定まり、またこの選択さ
れたデ−夕の読出分周比の設定によって周波数（周期及
び初期位相）が定まる。

そして、これら波形状と周波数とがデジタル的に設定さ
れた後、その振幅が設定される。〔発明の構成〕 発明において特徴的なことは、波形データの選択と読出
分周比の設定が別個に処理されていることであり、、特
に謙出分周比は謎出周波数（周期）を外部より入力する
のみで任意の周波数を設定可能であり、波形メモリの記
憶データが限られた量であるにも拘らず多数の波形を発
生し得る利点がある。

すなわち、本発明によれば、各波形データに対してその
謙出周期（謙出アドレス間隔）を変えることにより、デ
ー外ま適当に間引かれあるいは適当に多重読みされて読
出され、これによって所望の繰返し周波数が設定可能と
なる。

また、本発明において、前記論出周波数の設定は入力さ
れた周波数データを一定のサイクル毎にデジタル加算し
て、この加算結果にて波形データのアドレスを指定する
ことが好適である。

更に、前述した読出周波数の初期位相を決定するために
、周波数データとは別個に初期位相デー夕を入力し、第
１加算時にこの初期位相データを読込むことが好適であ
る。

〔実施例〕 以下に添附の図面について、本発明の任意波形発生回路
の具体例を第１図ないし第４図を使って説明する。

この具体例の回路は時分割で作動され３つの波形が得ら
れるようになっている。従って、所定の３つの波形が見
掛け上重ね合されて出力され、例えば疑音発生回路に対
しては３種類の異なる音を同時に出力可能とし、また映
像発生回路に対してはディスプレイ上に異なる波形ある
いは色の映像を描出可能とする。

もっとも本発明においては単一の波形のみを処理するこ
とを基本としているので、以下主としていずれか１つの
波形処理の説明を行い他の説明を略すことが多い。第１
実施例において、波形メモリから所望の波形を選択しま
たその繰返し周波数をデジタル的に設定する波形選択及
び分周比設定回路はマルチプレクサ１，２、データレジ
スタ３、累算器４、加算器５そしてラッチ６からなる。

第１図中において、１は入力端子Ａが中央処理装置ＣＰ
ＵのアドレスバスＡＢに接続されたマルチプレクサ、２
は入力端子ＡがＣＰＵのデータバスＤＢに接続されたマ
ルチプレクサである。

マルチプレクサ１の出力端子Ｙはデータレジス夕３及び
累算器４の両アドレス入力端子Ａに接続され、マルチプ
レクサ２の出力端子Ｙはデータレジスタ３及び累算器４
の両データ入力端子Ｄに接続されている。すなわちマル
チプレクサー及び２はＣＰＵがデータレジスタ３及び累
算器４にデータを書き込む場合、ＣＰＵのアドレスバス
ＡＢ及びデータバスＤＢをデータレジスタ３と累算器４
のアドレス及びデータ入力に接続する役目をする。デー
タレジスタ３は、本実施例においては、第２図の上段に
示すように、１６ビットの周波数データＤと４ビットの
振幅データＡとを一群とするデータを２組、更に２０ビ
ットの周波数データＤと４ビットの振幅データＡを１組
計３組保持し時分割で３種類の異なる波形を処理してい
る。

ただし周波数データＤは４ビットずつ４桁に分割されて
おり、２０ビットの周波数データは４ビットずつ５桁に
分割されている。分割されて得られた部分周波数データ
はＤｍｍで表わされている。この場合添字ｎは部分周波
数データの属する群を表わし、ｍは桁の重みを表わす。
周波数データＤは最終的に得られる出力信号の周波数（
波形メモリ７のアドレス指定周期）を指定し、また振幅
データＡｎは（ｎはデータの属する群を表わす）は出力
信号の振幅を指定するものである。一方、累算器４は、
レジスタの一種で、初期設定値（零を含む）に入力値が
順次加遣され、この演算結果が元の値に置換される装置
であり、第２図の下段に示すように、必要に応じて波形
の初期位相を設定するための１６ビットの被加算データ
Ｃと４ビットの波形選択データＷとを一群とするデータ
を２組、更に２０ビットの初期位相設定用被加算データ
Ｃと４ビットの波形データＷを一群とするデータを１組
計３組保持している。

ここで、累算器４に初期設定されていたデータが波形の
初期位相を設定する。被加算データＣは同様に４ビット
ずつ４又は５桁に分割されており、その１桁分の部分被
加算データＣｎｍで表わされている。この部分被加算デ
ータＣｎｍ及び被波形選択データＷｎに付けた添字ｎが
それらのデータが属する群を表わし、添字ｍ桁位置を表
わすことは上記と同様である。上記の３群のデータのう
ち、各々１群（例えばＤ，ｏ〜Ｄ，３，Ａ，，Ｃ，３，
Ｃ，ｏ〜Ｃ，３，Ｗ，）が１つの波形に関するデータ（
周波数データ、振幅データ、初期位相データ、波形選択
データ）を取扱っている訳である。

第２図の上段及び下段の各ブロック上方の符号は、各デ
ータ部のアドレスを１６隻で表記したものである。

このアドレスは次に述べる制御信号発生装置１１からの
同期信号ＳＳによって指定される。 −制御
信号発生装置１１は第３図に示すような同期信号ＳＳ及
び制御信号ＣＳを発生する。

同期信号ＳＳは４日（７５０ＫＨＺ）、細（３７郎ＨＺ
）、１班（１８７．斑Ｈｚ）及び３班（９３．７郎Ｈｚ
）からなる４ビットのバィナリ信号である。制御信号Ｃ
Ｓは、マルチプレクサ切操信号Ｍ円Ｘ、累算器書込信号
ＷＲ○、データレジスタ書込信号ＷＲ，、第１ラツチ信
号ＰＣＫ、第１ラッチクリア信号ＣＬＲ、そして第２ラ
ッチ信号ＴＣＫである。ただしＷＲ○，ＷＲ，はＣＰＵ
より書込制御信号ＷＲＣを受けて制御信号発生装置１１
内で合成された信号である。第２図及び第３図から判る
ように、マルチプレクサ１の制御入力端子Ｓに加えられ
ている切換信号ＭＰＸは、同期信号ＳＳの１アドレス区
間のそれぞれ後半約１′２の区間において論理“１”と
なり、その都度マルチブレクサ１を入力端子Ｂ側に切換
える。それゆえ同入力端子に加えられている同期信号Ｓ
Ｓがマルチプレクサ１を通って、データレジスタ３及び
累算器４に入力されてアドレスを指定する。従ってデー
タレジスタ３及び累算器４からは、指定されたアドレス
“０”〜“Ｆ”までのデータが順次出力されることにな
る。加算器５はデータレジスタ３から出力される周波数
データＤと累算器４から出力される被加算（初期位相）
データＣとをビット並列桁直列の形で加算する。

すなわち同期信号ＳＳのアドレス“０”〜“Ｆ”につき
、同じ桁同志の部分データＤｍｍとＣｎｍの加算結果す
なわち和（４ビット）と桁上データ（１ビット）とを出
力する。ただしこの桁上げはデータＤｎｍとＣｍｍの実
際の値し、かんにより生じたり生じなかったりする性質
のものである。加算器５からの和及び桁上デー外ま、そ
の都度ラツチ６に送られ、同ラツチ６にラッチされる。

このラッテ信号ＰＣＫが上記マルチプレクサ切換信号Ｍ
円Ｘの論理“１”の区間の前半約１／２の区間において
発生されてラッチ６に入力されることにより行われる。
このラッチ６にラッチされた和は、ラツチ６の出力端子
からライン１２を通りマルチプレクサ２の入力端子Ｂに
送られ、同マルチプレクサ２を通って累算器４１こ入力
される。この場合累算器書込信号ＷＲは上記マルチプレ
クサ切換信号Ｍ円Ｘの論理“１”の区間の後半１′２の
区間に生ずるパルスであるから、ラッチ６からの和のデ
ータはその和を作ったものと被加算データのアドレスの
場所に書込まれる。例えばデータＤ，。とＣ，ｏの和は
データＣ，ｏのアドレスに書込まれる。一方、加算結果
に桁上げが生じたときは、その桁上データはラッチ６の
出力端子からライン１３を通して加算器５の入力端子Ｃ
に送られる。従って、例えばデータＤ，。とＣ，。との
加算において桁上げが生じた場合には、結果的に、次の
データＤ・１とＣＩ・との加算はこの桁上データを加味
して行われる。発明において前記累算器４、加算器５及
びラツチ６が加算手段を形成する。７は複数の波形デー
タ記憶された波形メモリであり、この波形メモリ７の下
位５ビットのアドレス入力端子は被加算データＣの上位
５ビットが分周比データとして入力されるようにラッチ
６の出力端子に接続されている。

残りの上位３ビットのアドレス入力端子は波形選択デー
タＷｎが入力されるように累算器４の出力端子に接続さ
れている。波形メモリ７の４ビットの出力端子にはラッ
チ８が接続され、またデータレジスタ３の出力端子には
振幅設定回路を形成するラッチ９が接続されている。

両ラッチ８及び９は、ともに第２ラッチ信号ＴＣＫによ
りラッチ動作する。この第２ラッチ信号ＴＣＫは、第３
図から判るように、振幅データＡｈと波形選択データＷ
ｎのアドレスを同期信号ＳＳが指定している区間（ｔ＝
４、９、Ｆ）において生ずる。この時点においては、累
算器４からは波形選択データＷｎが、またデータレジス
タ３からは振幅データＡｎが出力される。従ってラッチ
８にラッチされるデータは波形選択データＷｎで上位ア
ドレスを指定され、ラツチ６にラツチされている加算結
果により分周比データとして下位アドレスを指定された
波形メモリ７からのデータであり、またラッチ９にラツ
チされるのは振幅データＭである。ラツチ６においては
、波形メモリ７からのデータと振幅データＡｎがラッチ
８，９にラッチされた直後にクリア信号ＣＬＲにより直
前の桁上データがクリアされる。その理由は１群の周波
数データＤと被加算データＣとの加算処理が終了した後
、時分割処理を行ための次の群の同機な加算処理におい
て、前の加算処理時に生じた桁上データが影響するのを
阻止するためである。

このようにしないと、１つの群のデータの加算処理にお
ける桁上データが次の群の加算に影響し、その群の加算
処理によって得られる出力波形の周波数が若干異なった
ものとなる。もちろん、周波数以外には影響を与えない
から、周波数′の多少の変動は許容し得るような用途に
使用する場合には各群の加算終了毎にラツチ６の桁上デ
ータをクリアする必要はない。１０はラッチ８からのデ
ジタル信号を対応するアナログ電圧信号に変換するＤ／
Ａコンバータであり、該コンバータのゲインはラッチ９
（振幅設定回路）からの振幅デー外こよって変化せしめ
られる。

このＤ／Ａコンバータ１０から所望の出力波形が得られ
る。第４図は第１図の実際の回路例であり、同一構成要
素には第１図と同じ符号を付してある。

マルチプレクサー，２にはテキサスインスツルメント社
製のＩＣであるＳＮ７４ＳＩ５７、ＳＮ７４ＳＩ５８が
、データレジスタ３及び累算器４には同社のＩＣＳＮ７
４８９が、加算器５には同社のＩＣＳＮ７４Ｓ２８３が
、ラッチ６には同社のＳＮ７４ＳＩ７４が、そしてラッ
チ８，９には同社のＩＣＳＮ７４Ｓ２７３が使用され、
また波形メモリ７及び制御信号発生装置１１の部分構成
要素１１′にはインターシル社製のＩＣＭ５６２３Ａが
使用されている。

第１図ないし第４図において、本発明の任意波形発生回
路の動作例を説明しよう。

説明の便宜上、任意の疑音を発生させる場合を考えよう
。音の種類は、周知のようにスピーカ等に加える信号に
関し「その周波数「振幅及び波形の三要素によって決定
される。従って任意の音を得るためには、これらの三要
素を自由にかつ正確に設定できなければならない。再び
第２図及び第３図を参照して同期信号のアドレスｔ＝０
のとき、データレジスタ３から周波数データＤ，。

が、累算器４から初期位相データＣ，。が出力され、そ
れぞれを加算器５が加算し、和及び桁上げ出力をうッチ
６がラツチし、そしてこの和がもとのＣ，ｏのアドレス
に書込まれる。アドレスがｔ＝１のとき「同様にＤ，．
とＣ，．が出力され、和及び桁上出力をラツチ６がラッ
チし、和が元のＣ，．のアドレスに書込まれる。アドレ
スがｔ＝２のときはＤ，２とＣ，２につき同様に処理さ
れ、そしてアドレスがｔ＝３のとき○，３とＣ，３につ
き同様の処理がなされる。この間においてもし加算器５
に桁上出力が生ずれば、加算器５にその桁上データが加
えられる。このことは、被加算データＣの上位５ビット
（分周比データ）すなわちＣ，３の４ビットとＣ，２の
１ビットに実際に論理“１”の出力が表われる時期が、
周波数データＤ及び被加算（初期位相）データＣの実際
の値が大きいものほど、早く到来することを意味する。
次いでアドレスがｔ＝４のとき、データレジスタ３から
振幅データＡ，がまた累算器４から波形選択データＷ，
が出力される。後者の波形選択データＷ，並びにｔ＝３
においてラッチ６でラッチされた和はそれぞれ波形メモ
リ７の上位３ビットのアドレス（波形選択データ）及び
下位５ビットのアドレス（分周比データ）に別個に加え
られる。従ってこれらのアドレスに該当する波形データ
が波形メモリ７から読み出される。この読み出された波
形データ及び上記振幅データＡ，は、ラツチ信号ＴＣＫ
により、同時的に、それぞれラッチ８及び９にラツチさ
れる。上記の動作はｎ＝１、２、３の３組のデ−タ群に
ついて順次行われ、時分割で３種類の異なる波形処理が
行われる。

ここで各組のデータ群に対して行われる１回の処理を１
サイクルと定義する。被加算データＣ及び周波数データ
Ｄはそれぞれ４ビットの部分データが４桁分直列になっ
たものであるから、１６ビット全体としても被加算デー
タＣには１サイクル毎に１回だけ１６ビットの周波数デ
ータＤが加算されることになる。表２は、ある１種類の
波形に対する１サイクル毎の累積された被加算データＣ
すなわち分周比データの状態と、波形メモリ７から出力
される波形データの例を示したものである。

Ｓｎ（ｎ＝０、１、２、３、４……）はサイクル回数を
表わし、波形データ欄のＷＤ−０は波形選択データＷ，
＝０の場合の表１に基づいた出力波形データを、ＷＤ−
７は波形選択データＷ，こ７の場合の表１に基づいた出
力波形データを示す。表１は波形メモリ７の内容の１例
を示したものである。

初期状態のときの周波数データＤをＤ＝０８０血とし「
被加算データＣはＣ＝００００日であると仮定しよう。
末尾の日はｌａ隼であることを表わす。サィクルＳ〇に
おいて、波形選択データは岬であるから、波形メモリの
アドレス上位３ビットは０００であり、Ｃ＝０００皿で
あるから、ラッチ６から出力される波形メモリのアドレ
ス上位５ビットはｏｏｏｏｏとなり、よって波形メモ川
ま００００００００すなわち００日のアドレスが指定さ
れて波形メモリより波形データ『７』が読み出される。
同様に、サイクルＳ，においてはＷ＝ＯＨ、Ｃ＝０８０
皿であるから波形メモリのアドレス上位３ビット、下位
５ビットは各々０００と００００１である０１日のとこ
ろの波形データ『９』が読み出される。このようにして
、１サイクル毎に被加算データＣに周波数データＤが加
算されるから、１サイクルを終了する毎に被加算データ
Ｃの内容は表２に示すように変化して行く。そして波形
メモリ７には表１のごとく『０』から『７』までの７種
類の異なる波形データが記憶されているから、波形選択
データＷ，が０であれば、波形データは表１の上から２
段分のものが取り出され、各１サイクルの終了毎に、表
２のＷＤ−０欄に示すごとく変化してゆく。第５図は、
機軸にサイクル回数６ｎを、縦軸に波形データに対応す
るアナログ量をとって、この波形データより得られる出
力波形を表わしたものである。これからＷ，＝０の場合
にはサイン波形が得られることが判る。一方、波形選択
データＷ，が７であれば、表２のＷＤ−７の欄に示すご
とく波形データが変化して行く。この様子を第５図と同
様にして表わすと、第６図に示すようなのこぎり波が得
られることが判る。このように、波形選択データＷ，の
値いかんによって、波形メモリ７内の波形データの選択
、従って出力波形の選択ができる。従って、波形メモリ
７に単に適当な波形データを入れておきさえすれば、ど
のような波形でも出力させることができる。次に音の三
要素のうちの周波数について考えてみよう。

表２で被加算データＣの値に注目すると、初期状態鮫ｏ
の時のＣの値とＳ狐の時のＣの値が等しくなっている。
これはＣの値がＳの）ら２０のサイクル後に初期状態と
同じ１こなり波形メモリ７のアドレスが初めの状態に戻
ったことを意味するから、この２０サイクル間に１波長
が出力されることになる。そこでこの１波長に対応する
区間を「１周期」と定義する。本実施例では被加算デー
タＣの値が１０００岬だけ増加する間が１周期になる。
ただしこの１周期分の波形を得るのに必要なサイクル数
は周波数データＤの値によって変化する。すなわち、波
形データの謙出アドレス指定周期が短かければ１周期分
の波形を得るのに多くのサイクル数を必要とし、長けれ
ば少しのサイクル数で１周期分の波形が得られる。１周
期する間に生ずるサイクル数をＮｓとし、周波数データ
の値をひとすれば、ＮＳ＝三等四 （４桁例） ＮＳ＝四篭曲導 く５桁の例） １サイクルにかかる時間をＰ、１周期にかかる時間をＴ
とするとＴｓ＝Ｎｓ・ｔＳ １周期に１波長出力されるので、出力波形の周波数をＦ
ｏとするとＦ。

＝ミニＮ；ｔＳｔＳ考。帆 ・‐‐‐‐‐【１’ここ
でｔｓは同期信号ＳＳによって決まる定数であるから、
周波数Ｆｏは周波数データの値〇によって決定される。
このことは、出力波形の周波数が周波数データ○の値し
、かんによって任意に設定できることを示している。表
２においては１サイクル毎に波形データが変化しており
、従って表２は上述の出力周波数が最も高い場合の例示
になっている。

しかしながらもし１サイクルの終了時に、被加算データ
Ｃの内容が小さく、それゆえ被加算データＣの上位５ビ
ットの内容に変化がない場合には、波形メモリ７から出
力される波形データも変化しない。それゆえ被加算デー
タＣの上位５ビットの内容が変化するまで、幾サイクル
の時間が経過し（多重読みされ）、それだけ出力周波数
が低くなってくる訳である。ところで１サイクルにかか
る時間ｔｓを同様に周波数で表わしＦＴとすると、上記
ｍ式は次のようになる。

Ｆ。

＝ＦＴ‐市廉戸 ……■従ってＤ′／１０００
０日をＦＴとＦｏの分周比として見ると、本回路はＦＴ
を分周する分周比が可変の分周装置として機能している
ことが判る。

すでに述べた説明から明らかなように「本実施例におい
ては、３種の異なる波形を発生させるために、１サイク
ルの間に３組のデータ群に対して順次計算処理が行われ
ており、周期信号ＳＳのアドレスｔ＝０〜４で第１群、
ｔ＝５〜９で第２群、そしてｔ＝Ａ〜Ｆで第３群の処理
が、同一の回路を時分割で作動させることで行われる。

そのため出力波形も第１、第２、第３群の計算処理に応
じたアドレス波形データに基づくアナログ出力がそれぞ
れ時分割で出力される。従って例えば、第１群の処理で
第６図のサイン波形２１が第２群の処理で第５図と同じ
サイン波形ではあるが、周波数が１／２の波形２２が、
そして第３群の処理で第６図ののこぎり波形２３が得ら
れるとすると、全体として得られる出力波形は、第７図
に示すように、これらを合成したものとなる。この場合
、第７図に見られるように、１つの群から他の群の処理
に切換わった際、スイッチング信号成分が波形上に現わ
れる。しかし１サイクルに要する時間には第３図の示す
ように１０．６７仏ｓであり、スイッチング信号の周波
数Ｆｓは人の可聴周波数の最高値よりも非常に高くなっ
ている。このため、第７図の波形を音として聞いた場合
、スイッチング信号成分は聞こえず、波形の平均値とし
て、すなわち各群の処理に基づく出力波形をアナログ的
に加算したものと同じに聞こえ、例えばビデオゲ−ム等
においてバックグラウンド音にゲームプレイ音を重ねる
ことが可能となる。以上、第１図及び第４図の実施例に
つき、出力波形の周波数、形状、振幅がどのように設定
されるかを説明した。

しかし本発明はこれに限定されるものではなく本発明の
精神の範囲内で種々の変更、修正が可能である。例えば
、第２図に示したデータ構成は一例であって制御信号発
生回路１１からの制御信号ＣＳの発生タイミングを変え
ることにより、各データ○，Ｃ，Ａ，Ｗのビット数を任
意に変更することができる。

また１桁を４ビットとしたのも使用したＩＣとの関係で
そうしたにすぎない。すなわちデータ構成は周波数、波
形形状及び振幅の各設定値において必要とされる精度及
び分解能に合せて任意に変更し得る。例えばデータ○，
Ｃのビット数を増加すれば周波数の分解能が上がり、デ
ータＡのビット数を増やせば振幅の分解能が上がる。ま
た被加算データＣより取り出して波形メモリ７のアドレ
スに加えているデータのビット数と波形メモリ７の出力
のビット数を増やすことによって波形の近似精度が上が
るのである。１組のデータ群によって１つの音が出せる
ので、データ群の数いかんによって同時に出させる音の
数も変化する。

必要とされる音の数だけのデータ群を用意すればよい。
本発明の任意波形発生回路は、データ群を１組だけ設け
た場合には、同一回路で周波数、波形形状及び振幅の異
なる任意の波形を得ることができ、従って色々異なった
音を発生させたりあるいはすでに述べたように分周装置
として使用することもできる。

またデータ群を複数組設けた場合には、同一回路で複数
の前記波形等の組合わせができ、従って更に複雑な音を
同時に出力することができる。

例えばビデオゲーム機械のスクリーンに映っている移動
体の駆動音を発生させながら、更に必要に応じて得点音
を発生させることが容易に実表できる。しかもデータ群
を１組又は複数組とするいずれの構成にした場合にも、
共通して言えることは、異なった音又は複数の音が同時
に出せるようにしても部品の点数増加がないこと、そし
て量産あるいはＩＣ化に通した回路であるというとであ
る。

上記実施例における分周比が可変の分周装置の部分は、
第８図あるいは第９図のような回路によっても実現し得
る。第８図はしートマルチプラィャ分周器として使用し
た回路である。

第８図でラッチ３０はしートＺマルチプライヤ３１のレ
ートインプットデータＤＲを保持している。ラッチ３２
は波形選択データは保持し波形メモリ３３の上位アドレ
スを供Ｖ給している。ラツチ３４は振幅データを保持し
ている。波形メモリ３３は波形データを記憶している。
カウンタ３５はしートマルチプライヤの出力信号をカウ
ントして波形メモリ３３の下位アドレスを供給する。Ｄ
／Ａコンバータ３６はデジタル信号をアナログ信号に変
換する。今、レートマルチプラィャ３１のビット数を１
ビット、ラッチ３０とデータＤＲのビット数を１１ビッ
ト、カウンタＣＴのビット数を５ビットとし、レートマ
ルチプラィヤのクロツク信号の周波数をＦＴ、レートマ
ルチブラィャ３１の出力信号の周波数をＦＲ、アナログ
出力信号の周波数をＦｏとすれば、レートマルチプライ
ヤ３１は１１ビットであるかりＤＲ ＦＲ＝ＦＴ・諭面 カウンタ３５は５ビットであるから Ｆ。

赤・ＦＲよつて ＤＲ ．・・…【３１Ｆｏ＝Ｆ
Ｔ・苅両面この【３｝式から、分周比ＦＲ，を求めてみ
るとＤＲ ．・・・・・
【４１ＦＲ・＝ｌｏｏｏＯＨの分周器として働いており
、任意の周波数を設定できることが分る。

第９図はプログラマブル・デバィダを使用した回路例で
ある。

この回路は、第８図のレートマルチプライヤ３１がプロ
グラマブルデバイダ３７になっている他は第８図と同様
とすれば、同様にしてＦＲ及びＦｏは・ ＦＲ：ＦＴ●前両コ戊 Ｆ。

＝赤・ＦＲである。

よって１ １ ．．．．．・【５
）Ｆ。

＝ＦＴ凧・凧耳この（５｝式から分周比ＦＲ２を求める
と．１ １ ．．．・・柵ＦＲ２
＝凧風瓦の分周器として働いている。

これは‘４｝式とは形が異なっているが、分周比の値の
範囲を比較してみると次のようになる。ラツチ３０のデ
ータＤＲは１１ビットであるから雌≦ＤＲ≦７ＦＦＨで
あり、その筋４’式より濁嵐≦ＦＲ，≦２益‘６’式よ
り 姉嵐≦ＦＲ２≦寂 となり、分周比の値の範囲は同じになっている。

すなわち、第９図でも第８図の回路と同じ範囲の周波数
を設定することができるのである。以上のように分周比
可変の分周装置は、レートマルチプライヤかプログラマ
フル・デバイダによっても形成され得るものである。

ただしプログラマブル・デバイダあるいはレートマルチ
プライヤを用いて時分割波形を出力させるには、プログ
ラマブル・デバイダあるいはレートマルチプライヤを複
数個用いて並列動作させ、それぞれの出力をマルチプレ
クサを通して時分割に切換えて、波形メモ川こ供ｖ給す
る必要がある。以上の実施例においては、振幅制御をも
できる回路構成を例示したが、実際上は、波形発生回路
としては周波数と波形形状の制御だけでほとんど十分で
あり、従って振幅制御は必ずしも必要ではない。

０ 本発明の上述した諸回路の用途としては、すでにい
くつか掲げたが、効果音発生回路のほかに、信号発生器
又はファンクションジェネレータとして、また音声波形
又はその類似波形を波形データに入れることによって、
疑似音声の発生回路とし、また音声波形又はその類似波
形を波形データに入れることによって、疑似音声の発生
回路として、更には複数波形を×軸、Ｙ軸に加えること
にによってＸ−Ｙ２次元ディスプレイの図形の発生回路
等への種々の応用が可能である。

表１ 表２

【図面の簡単な説明】

第１図は本発明の任意波形発生回路の−実施例を示すブ
ロック図、第２図はそのデータレジスタ及び累算器のデ
ータの構成例を示す図、第３図は同期信号及び制御信号
を例示した図、第４図は、第１図の実施例の具体的回路
を示す図、第５図及び第６図は得られる出力波をそれぞ
れ例示した図、第７図は時分割で得られる３種類波形の
合成を示した図、第８図及び第９図は第１図の分周比可
変の分周装置部分の変形例をそれぞれ示す図である。 １，２……マルチプレクサ、３……データレジスタ、４
・・・・・・累算器、５…・・・加算器、６・・・・・
・ラッチ、７・・・・・・波形メモリ、８，９・・・・
・・ラッチ、１０・・・・・・Ｄ／Ａコンバータ、１１
・・・・・・制御信号発生装置、Ｄ・・・・・・周波数
データ、Ｃ・・・・・・被加算データ、Ａ・・・・・・
振幅データ、Ｗ・・・・・・波形選択デ−夕。 第１図第２図 第３図 第５図 第４図 第６図 第７図 第８図 第９図

Claims (1)

【特許請求の範囲】
1. １ 複数種の異なる波形データを記憶保持する波形メモ
   リと、該波形メモリの波形データを選択する波形選択デ
   ータと各選択された波形データの読出周波数を設定する
   分周比データとを別個に波形メモリに供給する波形選択
   及び分周比設定回路と、波形メモリの出力をアナログ信
   号に変換する回路と、各部を制御する制御信号発生回路
   と、を含み、前記分周比データは入力された周波数デー
   タ及び初期位相データの両者に基づいて波形メモリの選
   択された波形データ内での読出アドレス指定周期を定め
   るとともに、前記波形メモリのデータ読出サイクルが時
   分割され、複数の異なる波形を出力することを特徴とす
   る任意波形発生回路。