JPS60149251A - 電子交換機の端末制御プロセサ障害検出装置 - Google Patents

電子交換機の端末制御プロセサ障害検出装置

Info

Publication number
JPS60149251A
JPS60149251A JP59005035A JP503584A JPS60149251A JP S60149251 A JPS60149251 A JP S60149251A JP 59005035 A JP59005035 A JP 59005035A JP 503584 A JP503584 A JP 503584A JP S60149251 A JPS60149251 A JP S60149251A
Authority
JP
Japan
Prior art keywords
control processor
terminal control
terminal
memory
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59005035A
Other languages
English (en)
Inventor
Hiroshi Fujita
博 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59005035A priority Critical patent/JPS60149251A/ja
Publication of JPS60149251A publication Critical patent/JPS60149251A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/24Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/241Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、端末制御プロセサを保有する電子交換機の端
末制御プロセサ障害検出装置に関する。
て第1図とともに説明する。第1図において1は制御プ
ロセサであり、この制御プロセサ】には制御バス2が接
続されている。3は端末制御プロセサであり、制御プロ
セサ1と同様に制御バス2に接続されると同時に、制御
線4を通じて端末装置5に接続されている。6は、制御
プロセサ1から端末制御プロセサ3に対する個別のリセ
ット信号線である。
次に上記従来例の動作について説明する。第1図におい
て、端末の操作、たとえばオフフック。
ダイアルなどの情報は、端末制御プロセサ3を通じて、
制御プロセサ1に送出される。一方、制御プロセサ1は
これらの情報を分析・解釈して、端未制御プロセサ3に
対して、指示(呼出し音送出など)命令を与える。従っ
て、端末制御プロセサ3が故障してしまえば、その端末
制御プロセサに接続された端末は、交換サービスを受け
ることができなくなる。そこで、制御プロセサ1は、端
末制御プロセサ3に対して、制御バス2を通して試験コ
マンドを定期的に送出して、端末制御プロセサ3の動作
確認を行なっている。上記の試験コマンドによって、制
御プロセサ1が、端末制御プロセサ3の障害を検出する
と、個別リセット線6を用いて端末制御プロセサ3の初
期化を実行する。
従来は上記のようにして、端末制御プロセサ3の障害検
出と復旧が行なわれている。
しかしながら、上記従来例においては制御プロセサ1が
、端末制御プロセサ3に対して定期的に試験コマンドを
送出することによって、障害検出を行なっている。その
ため、障害発生から障害検出までの時間を短くするため
には、上記の定期試験の間隔を短くしなければならない
。従って、障害検出感度を良くすると、制御プロセサ1
の負荷が上昇するという問題点があった。さらに、端末
制御プロセサ3に対して、個別リセット信号6を送出し
ているため、端末制御プロセサ3が増加すると、制御バ
スの本線が増加するという問題点もあった。
発明の目的 本発明は、上記従来の問題点を除去するものであり、障
害検出感度と端末制御プロセサの増加とが、制御プロセ
サの処理効率に影響を与えないようにすることを目的と
するものである。
発明の構成 本発明は、上記目的を達成するために、端末制御プロセ
サを2つのプロセサに分散し、この2つのプロセサ間に
共有メモリを設けて、このメモリに対する両プロセサか
らのアクセスの有無と、アクセスの長さを互いのプロセ
サで監視しあうことにより、お互いの障害を検出するよ
うに構成したものである。
実施例の説明 以下に本発明の一実施例の構成について、図面とともに
説明する。第2図において、6は制御プロセサであり、
この制御プロセサ6は、通信制御プロセサ7と、制御バ
ス8を介して接続されている。9は端末制御プロセサで
あり、端末制御プロセサ9と、通信制御プロセサ7との
間には、前記両プロセサ9,7からアクセス可能なメモ
リ装置10が接続されている。11は端末制御プロセサ
に接続されている端末であり、12は通信制御プロセサ
7と端末制御プロセサ9からの信号により、前記両プロ
セサ7.9を初期化するリセット回路である。13は、
前記両プロセサ7.9のメモリ競合を制御するメモリ制
御装置である。
次に上記実施例の動作について説明する。第2図におい
て、通信制御プロセサ7がメモリ装置10にアクセスす
るためにメモリ制御装置13に対してメモリ使用要求を
出すと、メモリ制御装置13は端末制御プロセサ9がメ
モリ装置10を使用中でなければすぐに、使用中であれ
ば終了後に、メモリ使用許可を通信制御プロセサ7に与
える。
通信制御プロセサ7は、メモリ使用要求からメモリ使用
許可までの時間を計測して、規定された時間を越えた場
合には、端末制御プロセサ9の障害と判断して、リセッ
ト回路12を駆動し、通信制御プロセサ7と端末制御プ
ロセサ9との初期化を行ない障害復旧を行なう。逆に端
末制御プロセサ9がメモリ装置10にアクセスするとき
には、メモリ制御装置13に対して、メモリ使用要求を
送出してメモリ使用許可を受けてから、メモリ装置10
にアクセスする。端末制御プロセサ9は、メモリ使用要
求からメモリ使用許可までの時間を計測して、規定され
た時間を越えた場合には、通信制御プロセサ7の障害と
判断して、リセット回路12を駆動し、通信制御プロセ
サ7と端末制御プロセサ9との初期化を行ない障害復旧
を行なう。
このように−上記実施例においては、端末制御装置の障
害検出を端末制御装置自身で行なわせるようにしている
ので、交換制御プロセサ6で端末制御プーロセサの障害
監視を行なう必要が全くなく、交換制御プロセサ6の負
荷を著しく軽減することができるという利点を有する。
発明の効果 本発明は上記実施例より明らかなように、端末制御装置
を通信制御プロセッサ、端末制御プロセッサ、両プロセ
ッサに共通のメモリ装置、リセット回路によって構成し
ており、したがって、交換制御プロセサからは何ら障害
復旧を制御する必要がなく、交換制御プロセサと端末制
御プロセサ間の配線を著しく省線化することができると
いう利点を有する。また、本発明によればそれぞれの端
末制御装置を構成する通信制御プロセサと、端末制御プ
ロセサとの間で互いにその障害を検出するように構成し
ているため、交換制御プロセサの負荷を著しく軽減する
ことができるという利点を有する。更に本発明によれば
、共有のメモリ装置を使用し、そのメモリ装置のアクセ
ス時に障害検出するように構成しているため、障害検出
感度が著しく高くなるという利点を有する。
【図面の簡単な説明】
・第1図は、従来の電子交換機の端末制御プロセの障害
検出装置の概略構成図、第2図は本発明の一実施例にお
ける端末制御プロセサの障害検出装置の概略構成図であ
る。 6・・・制御プロセサ、7・・・通信制御プロセサ、9
・・・端末制御プロセサ、10・・・メモリ装置、11
・・・端末、12・・・リセット回路、13・・・メモ
リ制御装置。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図

Claims (1)

    【特許請求の範囲】
  1. 交換制御プロセサに接続された複数の端末制御装置が交
    換制御プロセサに接続された通信制御プロセサ、端末に
    接続された端末制御プロセサ、前記両プロセサに共通の
    メモリ装置、上記メモリ装置の競合制御を行なうメモリ
    制御装置、端末制御装置の初期化を行々うリセット回路
    をそれぞれ備えており、かつ、上記通信制御プロセサ、
    上記端末制御ン°ロセサがそれぞれ上記プロセサより上
    記メモリ制御装置に対し、上記メモリ装置の使用要求を
    出したとき、これに応答して出力される上記メモリ制御
    装置の出力を利用して上記端末制御プロセサ、上記通信
    制御プロセサの障害を相互に検知し合い、その検知結果
    にもとづいて上記リセット回路を駆動し、上記端末制御
    装置を初期化するように構成されていることを特徴とす
    る電子交換機の端末制御プロセサ障害検出装置。
JP59005035A 1984-01-13 1984-01-13 電子交換機の端末制御プロセサ障害検出装置 Pending JPS60149251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59005035A JPS60149251A (ja) 1984-01-13 1984-01-13 電子交換機の端末制御プロセサ障害検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59005035A JPS60149251A (ja) 1984-01-13 1984-01-13 電子交換機の端末制御プロセサ障害検出装置

Publications (1)

Publication Number Publication Date
JPS60149251A true JPS60149251A (ja) 1985-08-06

Family

ID=11600203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59005035A Pending JPS60149251A (ja) 1984-01-13 1984-01-13 電子交換機の端末制御プロセサ障害検出装置

Country Status (1)

Country Link
JP (1) JPS60149251A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570976B2 (en) 1998-01-08 2003-05-27 Kabushiki Kaisha Toshiba Multimedia private branch exchanger and private branch exchange system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570976B2 (en) 1998-01-08 2003-05-27 Kabushiki Kaisha Toshiba Multimedia private branch exchanger and private branch exchange system

Similar Documents

Publication Publication Date Title
JPH0258823B2 (ja)
JPS60149251A (ja) 電子交換機の端末制御プロセサ障害検出装置
JPH09212388A (ja) Cpuの動作監視方法
JP2829448B2 (ja) 監視制御装置
JPH07118741B2 (ja) エレベータ乗かご内通話装置
JP3048026B2 (ja) 接続付加装置
JP2690226B2 (ja) 終了通知同期制御方式
JPS60134550A (ja) 時分割多重ハイウエイの障害検出方式
JPH1023048A (ja) 通信制御方法
JPH033043A (ja) 半導体装置
JP2918419B2 (ja) 交換装置の通信路状態情報収集制御システム
JP2768449B2 (ja) 光パラレルデータ転送方式
KR910005332B1 (ko) 종합 원격정보 서비스 시스템
JP2818437B2 (ja) 障害検出回路
JPS5832363Y2 (ja) デ−タ交換装置
JPS6152752A (ja) 異常表示回路
JPH04280554A (ja) 呼処理多重監視方式
JPS62271033A (ja) デ−タ転送処理装置
JPS6113845A (ja) 通信制御装置
JPS6027034A (ja) デ−タ処理システムの遠隔保守方式
JPS62162155A (ja) 情報処理システム
JPH09219746A (ja) 制御システムにおける障害通知方式
JPS597971B2 (ja) 入出力装置の制御方式
JPS61184645A (ja) 割込制御方式
JPH0341863B2 (ja)