JPH0258823B2 - - Google Patents

Info

Publication number
JPH0258823B2
JPH0258823B2 JP56049315A JP4931581A JPH0258823B2 JP H0258823 B2 JPH0258823 B2 JP H0258823B2 JP 56049315 A JP56049315 A JP 56049315A JP 4931581 A JP4931581 A JP 4931581A JP H0258823 B2 JPH0258823 B2 JP H0258823B2
Authority
JP
Japan
Prior art keywords
module
data
transmission
bus
bcp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56049315A
Other languages
English (en)
Other versions
JPS57164636A (en
Inventor
Kinji Mori
Koichi Ihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56049315A priority Critical patent/JPS57164636A/ja
Priority to US06/363,841 priority patent/US4486829A/en
Priority to EP82102843A priority patent/EP0062333B1/en
Priority to DE8282102843T priority patent/DE3279850D1/de
Publication of JPS57164636A publication Critical patent/JPS57164636A/ja
Priority to US06/938,034 priority patent/USRE33521E/en
Publication of JPH0258823B2 publication Critical patent/JPH0258823B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/437—Ring fault isolation or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 本発明は、共通伝送路に接続された複数の機器
からなるシステムの伝送システムの制御方法に関
する。
従来、バス伝送路により複数のコンピユータを
結合したシステムにおいては高速な伝送速度を達
成するための各コンピユータを直接に伝送路に接
続し、伝送路の電位変化を情報として送，受信し
ていた。
このようなシステムにおいては、１つのコンピ
ユータが伝送路を専有してデータを送信するた
め、あるコンピユータが伝送路を占有したままダ
ウンすると、他コンピユータは伝送路を永久に使
用できなくなり、システム全体のダウンにつなが
るという欠点がある。
本発明の目的はシステム全体のダウンを防ぐこ
とができる伝送システムの制御方法を提供するこ
とにある。
このような目的を達成するために、本発明で
は、伝送路に結合された複数のコンピユータ等の
機器のそれぞれの機器において、それに結合され
た他の機器の少なくとも１つを含む部分の異常を
検知し、異常を検知した機器において、その異常
部分を伝送路から切り離すようにしたことに特徴
がある。
以下、本発明を実施例により詳細に説明する。
第１図は第１の実施例の、システムの全体構成図
である。コンピユータモジユール１，２，３は双
方向性信号線１０１０，２０１０，３０１０、バ
スコネクター（BC）１０，２０，３０、データ
を伝送するバス伝送路１００とにより、相互に接
続されている。また、各コンピユータモジユール
間には、制御信号を伝送する双方向性制御線ｎ１
０，１２０，２３０，３４０が接続され、さら
に、コンピユータモジユールとバスコネクター間
にも制御線１０２０，２０２０，３０２０が接続
されている。
第２図に、コンピユータモジユール１の構成を
示す。他のモジユール２，３の構成も同じであ
る。同図において、コンピユータモジユール１
は、伝送を制御し、かつ、バス伝送路上の異常の
検知と処理を行なう伝送制御のための専用のバス
コントロールプロセツサ（BCP）１００１，お
よび、メモリ１００３、タイマ１００４、プロセ
ツサ１００２、双方向伝送線１００５からなる。
今、コンピユータモジユール１内に送信すべき
データが発生すると、モジユール１内のプロセツ
サ（MPU）１００２は、モジユール内部バス１
００５より、BCP１００１へ送信要求を知らせ
る。BCP１００１は、バス１００が使用中でな
い時、第６図に示すメモリ１００３１中の状態フ
ラグが示す受信待機状態を解除し、送信状態に設
定した後、制御線１０２０より、BC１０へデー
タ送出指令を出し、BC１０を、モジユール１か
らバス１００上へデータ送出が可能な状態にして
おく。次に、BCP１０１０は、データ線１０１
０とBC１０を介し、送信要求データr1をバス１
００上に流す。一方、各コンピユータモジユール
２，３のBCPは、常にバス上のデータを取込め
る状態に設定されており、伝送されてきた送信要
求データr1を取込み、各モジユール２，３内のメ
モリ２００３４，３００３４（メモリ１００３４
に対応するもので図示せず）に書込む、この時、
複数モジユールから同時に送信要求データr1，
r1′が送出されると、各モジユールは、これらr1，
r1′の重なり合つた送信要求データを受けとるこ
とになり、これより、各BCPの優先判断処理に
より、送信権を持つべきモジユールを１つ選び出
す。各BCPの優先判断アルゴリズムは同一であ
り、選出されるモジユールも同一となる。もちろ
ん、１つのモジユールのみからしか送信要求デー
タが送られていない時、そのモジユールが送信権
を獲得する。具体的には、たとえば、特公昭53−
12124で示されているようにする。一方、モジユ
ール１内に送信すべきデータが発生した時、バス
１００が既に他モジユールによつて使用中で、状
態フラグが受信状態を示しているなら、BCP１
００１は、この送信すべきデータがメモリ１００
３に順番に入れておく。受信状態が終了し、受信
待期状態になるとBCP１００１は、直ちに、前
記と同様に、状態フラグの受信待機状態を解除
し、送信要求データを送出する。
送信要求データを送出したモジユール、および
送信要求データを受信したモジユールのBCPは、
直ちに異常監視タイマ１００４１をセツトする。
このタイマ１００４１は、送信権を得たモジユー
ルのダウンを監視するためのものである。
送信権を得たモジユールのBCP１００１は、
メモリ１００３２内の先頭の送信データ格納エリ
アから、データを順次読み出し、データ線１０１
０、BC１０を介し、バス伝送路１００上へ送出
する。一方、他の全てのモジユールのBCP１０
０１は、データ線１０１０から送られてくるデー
タを、BC１０、バス伝送路１００を介し、メモ
リ１００３４内の受信データ格納エリアへ書込
む。データの送出が終つたBCP１００１は、終
了フラグデータをバス伝送路１００に伝送し、自
己の状態フラグを受信待機状態へ設定し、MPU
１００２へ知らせる。MPU１００２はメモリ１
００３２をクリアする。
データの送信や受信にあつて、BCP１００１
は、制御線１０２０より、第３図のBC１０を次
のように制御する。モジユール１が受信待機状態
になると、BCP１００１は、制御線１０２０よ
り、BC１０内のゲート回路１０６，１０７を開
放状態（OFF状態、以下、閉と称す）とし、１
０３，１０４，１０５，１０８を導通状態（ON
状態、以下、開と称す）として、バス伝送路１０
０上のデータを取り込める状態に設定する。送信
状態時になると、BCP１００１は、ゲート回路
１０６，１０７を開とし、他を閉とする。また、
受信状態は、受信待機状態と同一の制御により
BC１０が設定される。
送信権を得たモジユールｉ（送信モジユール）
は、設定したタイマーｉ０４１が一定値T1max
以内に、送出を終了しなければならない。このた
め、一回の送信データ量が所定範囲内に限られる
ので、１メツセージのデータ量も所定以下になる
ようになつている。値T1maxを超えて送信しな
ければメツセージの送信は次回まわしとなる。一
方、それ以外のモジユールｊ（受信モジユール）
は、設定したタイマーｊ０４１が、一定値
T1maxたつてもなお送信モジユールからバス伝
送路１００を介して、終了フラグデータが送られ
てこない時、自己の状態フラグを自動的に異常状
態に設定し、送信モジユールｉがダウンしたとみ
なす。
送信モジユールｉのダウン、および、それに対
する異常処理は、次のように行なう。いまｉ＝
２、すなわち、送信モジユールをモジユール２と
し、モジユール２がダウンしたとする。たとえモ
ジユール２がダウンしたとしても、データを送出
しなければ、他のモジユールはモジユール２の送
信権は解除されたとして、状態フラグを受信待機
状態に設定し、前記と同様にして、次々に送信権
を得たモジユールがバスを使用してデータを送出
する。ダウンしたモジユール２からデータが送出
され続けているかどうかは、各モジユールの
BCPがチエツクする。もし第４図に示すように、
モジユール２がデータを送出しつづけたままダウ
ンしたとすると、他のモジユールはバスを使用す
ることはできない。そこで、モジユール１の
BCP１００１は、第５図のタイマ１００４１が
T1maxになると、まず制御線１０２０よりゲー
ト回路１０３，１０４，１０６，１０７，１０８
を閉、１０５のみを開とする信号を出す。これよ
り、モジユール２からのデータが、モジユール１
およびモジユールｎ方向のバス伝送線１００に流
れないようにする。その後、BCP１００は、制
御線ｎ１０より、小ループチエツク信号ｎ１を送
出すると同時にタイマー１００４２を設定する。
小ループチエツク信号を受けたモジユールｎの
BCPは、メモリｎ０３４へ格納した後、制御線
ｎ０２０より、BCn０のゲート回路１０７のみを
開とし、他を閉とするべく信号を送出する。この
後、メモリｎ０３４内に格納されているモジユー
ル１が発した小ループチエツク信号ｎ１をデータ
線ｎ０１０，BCn０，バス伝送路１００を介し、
BC１０へ送る。BC１０は、モジユールｎからの
データを受けいれるように既に設定されており、
小ループチエツク信号ｎ１は、モジユール１へ一
巡して戻される。モジユール１は、タイマー１０
０４２の値がT2maxになる前に隣接モジユール
ｎから小ループチエツク信号ｎ１が戻されたこと
より、モジユールｎを正常とみなす。次に、反対
方向の隣接モジユール２が正常かどうかをチエツ
クするため、前記と同様にして小ループチエツク
信号１２を発する。この場合、モジユール２がダ
ウンしているので、この小ループチエツク信号１
２は、モジユール１に戻らない。モジユール１
は、その内部タイマー１００４２の値がT2max
になつても小ループチエツク信号１２が自己に戻
つてこないため、隣接モジユール２がダアウンし
ているとみなす。よつて、BCP１００１は、ゲ
ート回路１０４，１０８を閉とし、モジユール２
からのデータが、モジユール１およびモジユール
ｎ方向のバス伝送路１００に流れないようにしバ
スを切断する。かつ、モジユール１はメモリ１０
０３７内に、モジユール２のダウンを示す異常フ
ラグを設定する。すべてのモジユール１，３，…
…は上記と同様にして、タイマー１００４１が
T1max以降に小ループチエツク信号を行なうた
め、ダウンしたモジユールの隣接モジユールがこ
のダウンしたモジユールの異常を検知し、ダウン
モジユールをバスから切離すことができ、他の正
常モジユールは、伝送をそれ以降続行する。異常
モジユールに隣接するモジユールは、その後、異
常モジユールから小ループチエツク信号を受信す
れば異常モジユールに対応した状態フラグを異常
状態から受信待機状態に変更し、タイマー１００
４２をリセツトする。
モジユール２は、ダウンから回復すると、両隣
りのモジユール１，３へ、制御線１２０，２３０
を介し小ループチエツク信号を送出する。この小
ループチエツク信号は、前と全く同様にモジユー
ル１，３内で処理される。モジユール１，３は、
ダウンとみなしていたモジユール２から、小ルー
プチエツク信号が送られてきたことにより、モジ
ユール２が回復したとして、メモリ１００３７内
のモジユール２異常フラグを解除する。そして、
BC１０，３０のゲート回路を正常にもどし、常
に１０４，１０８を閉とする事をやめ、モジユー
ル２をバス伝送路１００に接続し、モジユール２
と他のモジユール間のデータ伝送ができる状態に
戻す。
本発明により、バス伝送路に接続されたコンピ
ユータは、自らの判断で他コンピユータの送信中
のダウンを検知し、その部分を伝送路から切離す
ことによりシステム全体のダウンを回避すること
ができる。
第７図は、本発明の第２の実施例を説明するた
めの全体構成図で、コンピユータモジユール１〜
４は、２重のバス伝送路１００，２００にバスコ
ネクタ１１〜１４，２１〜２４を介して接続され
ている。このバスコネクタとコンピユータモジユ
ール間には、データを伝送するためのデータ線１
１０１０，１２０１０，１３０１０，１４０１
０，２１０１０，２２０１０，２３０１０，２４
０１０と、制御信号を流す制御線１１０２０，１
２０２０，１３０２０，１４０２０，２１０２
０，２２０２０，２３０２０，２４０２０が接続
されている。また、各コンピユータモジユール間
には、やはり互いに制御信号を交換する制御線１
ｎ２０，１１２０，１２３０，１３４０，２ｎ１
０，２１２０，２２３０，２３４０が接続されて
いる。
コンピユータモジユール１は、電源立上げ時、
受信待機状態にあり、第１２図に示すように、そ
の内部メモリ１００３の状態フグ１００３１１，
１００３１２も、該状態を示すように初期設定さ
れる。コンピユータモジユール１に送信すべきデ
ータが発生し、メモリ１００３２に格納される
と、第８図に示すMPU１００２は、データを、
バス伝送路１００、または、２００から送出すべ
きかを決定し、該データに対し、伝送方向フラグ
１００３２１を立てる。ただし、状態フラグ１０
０３１または１００３１２が受信待機状態の時の
み、該対応バス伝送路１００，２００がデータ送
信先の対象となる。どちらの伝送路１００，２０
０も送出可能の時、MPU１００２は、交互にこ
れを使用する。
もし、コンピユータモジユール１に送信すべき
データが発生すると、送信すべきBCP１１０１
または２１０１は該状態フラグ１００３１１、ま
たは１００３１２を送信状態に設定した後、コン
ピユータモジユール１は送信要求信号を、バス伝
送路１００または２００のいずれかから送出す
る。この送信要求信号を受けたコンピユータモジ
ユールは、これをその内部メモリ１００３１、ま
たは、１００３３２に格納し、それと同時に、受
けとつた送信要求信号の中から、前もつて決めら
れている優先判断ルーチンに従い、送信を許可す
べき（送信権を与えるべき）唯一のコンピユータ
モジユールを選択する。ここで、各コンピユータ
モジユール内の優先判断ルーチンは全て同一なた
め、各モジユールで選出された送信権をもつた唯
一のコンピユータモジユールは同一である。な
お、これらの処理は、コンピユータモジユール１
内の、送信要求信号を受けとつたバスコントロー
ルプロセツサ（BCP）１１０１または１２０１
で行なわれる。なお、コンピユータモジユール１
内に送信すべきデータが発生し、これがメモリ１
００３２に格納されると、プロセツサ（MPU）
１００２は、伝送路１００または２００を使うこ
とを決定し、該データに対応して伝送方向フラグ
１００３２１を立てた後、該伝送路に対応する
BCP１１０１または２１０１へ制御線１１０２、
または１２０２より送信要求を知らせる。今、伝
送路１００を使うとし、かつ、前述のプロセスに
より、BCP１１０１が送信権を得たとすると、
BCP１１０１はその旨をMPU１００２へ知らせ
る。MPU１００２は、メモリ１００３より所定
のデータを、BCP１１０１と伝送路１００を介
して送信する。所定データを全て送信し終えた
時、終了データを送信し、伝送路１００に対して
受信待機とし、該送出データ１００３２とその送
出方向フラグ１００３２１を消去する。
BCP１１０１が送信権を得られなかつた時、
該データの送出方向フラグ１００３２１をリセツ
トする。なお、受信側モジユールでは、伝送路１
００に対し既に送信権が他のモジユールへ与えら
れた時、BCP１１０１は伝送路１００の状態フ
ラグ１００４１を受信待機のモードに設定し、第
１１図のバス占有時間監視タイマーT1１００４
１を設定しカウントを開始する。終了フラグデー
タがくれば、バス占有時間監視タイマーT1１０
０４１１をリセツトする。もしタイマーT1１０
０４１１が一定値Tmax以上になれば、BCP１１
０１は、送信権をたBCPがダウンしたとみなし、
タイマーT1１００４１１をリセツトする。ただ
し、送信権を得たモジユールが伝送路上のどこに
位置するかはBCP１１０１はわからない。そこ
で、BCP１１０１は状態フラグ１００３１１を
異常状態に設定し、同一伝送路１００に対応した
隣接モジユールｎ，２へ制御線１ｎ１０と１１２
０を介し小ループチエツク信号を流し、小ループ
チエツク監視タイマーT2１００４１２をリセツ
トする。もし隣接モジユール２のBCPから小ル
ープチエツク信号がT2max以内に流れてこなけ
れば、該隣接モジユール２をダウンしたと見な
し、小ループチエツク監視タイマーT1１００４
１２をリセツトする。小ループチエツク信号が帰
つてくれば、BCP１１０１は該隣接モジユール
２を正常とみなし、小ループチエツク監視タイマ
ーT2１００４１２をリセツトする。また、状態
フラグ１００３１１を受信待機状態へ変更する。
ここで、該隣接モジユール２の異常をチエツクし
たBCP１１０１は、ダウンしたモジユール２が
データを送出しつづけていれば、バスコネクタ１
１に指令を出し、モジユール２の方向への伝送路
１００″を切断し、モジユール２方向をダウンと
した異常フラグ１００３７１を設定する。
バス伝送路１００のモジユール２方向へのバス
伝送路を切断し、モジユール２方向ダウンの異常
フラグ１００３７１を設定したモジユール１で
は、モジユールｎ方向のバス伝送路１００′から
送られてきたデータを次のようにして迂回する。
モジユール２方向ダウンの異常フラグ１００３
７１が設定されているBCP１１０１へ、モジユ
ールｎ方向のバス伝送路１００′からデータが送
られてくると、BCP１１０１は、そのデータを、
第１３図の迂回用バツフア１００５１へ格納す
る。MPU１００２は、迂回用バツフア１００５
１にデータが格納されると、迂回データ送信要求
フラグ１００３８１を設定する。
MPU１００２は迂回データ送信要求フラグ１
００３８１が設定されると、バス伝送路２００の
BCP２１０１に対し、伝送路２００へ、バス伝
送路１００から受信したデータを格納してある迂
回用バツフア１００５１のデータの送出を指示す
る。BCP２１０１は、バス伝送路２００の状態
フラグ１００３１２が受信待機状態になると、受
信状態に設定しなおした後バス占有時間監視タイ
マーT1１００４２１を設定し、送信要求データ
を発し、送信権獲得のための一連の処理を行な
う。この処理は、正常時と全く同一である。
BCP２１０１が送信権を獲得すると、バス伝送
路１００のモジユールｎ方向から受信し、迂回用
バツフア１００５１に格納されているデータを、
バス伝送路２００から送出するため、次の制御を
MPU１００２が行う。ただし、モジユールｎ方
向では、バス伝送路２００を通し送る必要はな
い。そこで、MPU１００２は、BCP２１０１へ
迂回用バツフア１００５１内のデータを送出する
ように指示する。BCP２１０１は、バス伝送路
１００から受信したデータの格納された迂回用バ
ツフア１００５１を、バス伝送路２００へ送出す
ることをMPU１００２から要求されると、異常
フラグ１００３７１をチエツクする。異常フラグ
１００３７１から、モジユール２方向のダウンを
知ると、BCP２１０１は、モジユールｎ方向へ
データを送出する必要はなく、モジユール２方向
へのみデータをバス伝送路２００より送出させる
ため、BC２１へ指令を出す。これは、BCP２１
０１が、制御線２１０２０より、ゲート回路２１
６，２１３，２１５を閉とすることで実現され
る。この後、BCP２１０１は、正常時と同様に
して、迅回用バツフア１００５１内の該データを
送出し、全て送出し終れば、終了フラグデータを
送出して、状態フラグ１００３１２を受信待機状
態に設定し、BC２１を正常状態にもどし、かつ、
バス占有時間監視タイマ１００４２１をリセツト
する。また、MPUへ知らせる。MPU１００２
は、該送出ずみデータの迂回用バツフア１００５
１をクリアする。この時、MPU１００２は迂回
用バツフア１００５１内のデータが全て送出され
てしまつた時、迂回データ送信要求フラグ１００
３８１をリセツトする。迂回データ送信要求フラ
グが立ち、迂回用バツフア１００５１内にデータ
がある限り、MPU１００２は、このデータを上
記と同様にして、バス伝送路２００から送出させ
る。なお、BCP２１０１からのデータ送信中、
伝送路２００上の他の全てのBCPは、前記と同
様にそれぞれのバス占有時間監視タイマーT1に
より異常を監視している。これらモジユールの異
常検知時の処理も、前記と同様である。また、こ
れらBCPの受信時の処理も、迂回データかどう
かに関わなくりなく、同一である。
以上により、第１０図に示すバス伝送路上のデ
ータの迂回路１００２００が実現できた。次に、
各モジユールでは、２つのバス伝送路１００，２
００から同時にデータを受信、または、それぞれ
から、送、受信を行なうことがあり得る。この制
御は、次の通りである。
MPU１００２は、バス伝送路１００，２００
から送信／受信を同時に実行する時、タイムシエ
アリングにより、BCP１１０１，２１０１へ受
信許可信号、または、送信許可信号を与える。例
えば、BCP１１０２０は、MPU１００２より受
信許可信号を受ければ、制御線１１０２０を通じ
て、第９図のBC１１内のゲート回路１１３，１
１４，１１５，１１８を開、１１６，１１７を閉
とし、一定時間T3後、１１３，１１４，１１５，
１１８を閉とする。また、送信許可信号を受けれ
ば、制御線１１０２０を通じて、BC１１内のゲ
ート回路１１６，１１７，１１３，１１４を開、
１１５，１１８を閉とし、一定時間T3後、１１
６，１１７を閉とする。MPU１００２が、BCP
１１０１，２１０１へ送、または受信許可を与え
る周期T0は、各モジユールがデータを送出する
時、同一データの送出継続時間に等しく、T3は、 2T3＜T0 になるように選んでおく。これにより、各モジユ
ールは、バス伝送路をタイムシユアリングで送／
受信できる。
以上述べたように、、本発明によれば、システ
ムの一部に異常があつてもシステム全体をダウン
させることはない。なお、各装置は、他の全ての
装置の状態や、伝送路上のどの部分に異常が発生
したかを知らなくても、正常時と同様に伝送を続
行できる。
【図面の簡単な説明】
第１図は本発明の第１の実施例の全体システム
構成図、第２図および第３図はそれぞれ第１図の
コンピユータモジユールおよびバスコネクタの具
体的構成図、第４図は第１図の動作を説明するた
めの図、第５図および第６図は第２図の一部の具
体的構成図、第７図は本発明の第２の実施例の全
体システム構成図、第８図および第９図はそれぞ
れ第７図のコンピユータモジユールおよびバスコ
ネクタの具体的構成図、第１０図は第７図の動作
を説明するための図、第１１図〜第１３図は第８
図の一部の具体的構成図を示す。 １，２，３，４はコンピユータモジユール、１
０，２０，３０，１１〜１４，２１〜２４はバス
コネクタ、１００，２００はバス伝送路、１２
０，２３０，３４０は双方向性制御線である。

Claims (1)

  1. 【特許請求の範囲】 １ コンピユータと、該コンピユータに接続さ
    れ、該コンピユータへデータを入力し、かつ該コ
    ンピユータからのデータを出力する接続手段とを
    それぞれ有する複数個の機器を備え、該機器の接
    続手段間を伝送媒体により結合してなる伝送シス
    テムにおける制御方法であつて、各機器は次のス
    テツプを互いに独立に、かつ、他の機器と並行し
    て実行することを特徴とする制御方法。 (a) 信号を上記伝送媒体を介して隣接する他の機
    器に送信する第１のステツプ (b) 上記伝送媒体を介して他の機器から受信され
    る、上記送信信号に対する応答に基づいて、他
    の機器の動作状態をチエツクする第２のステツ
    プ (c) 該第２のステツプにより、上記他の機器の異
    常が検出されたとき、該他の機器からのデータ
    を伝送する上記伝送媒体を切り離すように自己
    の機器の上記接続手段を制御する第３のステツ
    プ ２ 上記第３のステツプは、異常が検出された上
    記他の機器から、その機器以外の機器にデータを
    伝送する上記伝送媒体を切り離すように自己の機
    器の上記接続手段を制御するステツプからなる請
    求の範囲第１項記載の伝送システムの制御方法。
JP56049315A 1981-04-03 1981-04-03 Control method for transmission system Granted JPS57164636A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP56049315A JPS57164636A (en) 1981-04-03 1981-04-03 Control method for transmission system
US06/363,841 US4486829A (en) 1981-04-03 1982-03-31 Method and apparatus for detecting a faulty computer in a multicomputer system
EP82102843A EP0062333B1 (en) 1981-04-03 1982-04-02 Multicomputer system and transmission control method therefor
DE8282102843T DE3279850D1 (en) 1981-04-03 1982-04-02 Multicomputer system and transmission control method therefor
US06/938,034 USRE33521E (en) 1981-04-03 1986-12-04 Method and apparatus for detecting a faulty computer in a multicomputer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56049315A JPS57164636A (en) 1981-04-03 1981-04-03 Control method for transmission system

Publications (2)

Publication Number Publication Date
JPS57164636A JPS57164636A (en) 1982-10-09
JPH0258823B2 true JPH0258823B2 (ja) 1990-12-10

Family

ID=12827522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56049315A Granted JPS57164636A (en) 1981-04-03 1981-04-03 Control method for transmission system

Country Status (4)

Country Link
US (2) US4486829A (ja)
EP (1) EP0062333B1 (ja)
JP (1) JPS57164636A (ja)
DE (1) DE3279850D1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605642A (ja) * 1983-06-24 1985-01-12 Mitsubishi Electric Corp デ−タリンクシステムの診断方式
JPH0618377B2 (ja) * 1983-09-08 1994-03-09 株式会社日立製作所 伝送系
JP2644718B2 (ja) * 1983-12-28 1997-08-25 株式会社日立製作所 コンピュータシステム
DE3486257T2 (de) * 1984-01-09 1994-04-21 Hitachi Ltd Synchrones dezentralisiertes Verarbeitungssystem.
DE3412049A1 (de) * 1984-03-30 1985-10-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Signaltechnisch sichere datenverarbeitungseinrichtung
US4718002A (en) 1985-06-05 1988-01-05 Tandem Computers Incorporated Method for multiprocessor communications
GB8612396D0 (en) * 1986-05-21 1986-06-25 Hewlett Packard Ltd Chain-configured interface bus system
JP2550063B2 (ja) * 1987-04-24 1996-10-30 株式会社日立製作所 分散処理システムのシミユレ−シヨン方式
JPH01118956A (ja) * 1987-10-31 1989-05-11 Sharp Corp データ処理装置
US5247692A (en) * 1988-02-08 1993-09-21 Nec Corporation Multiple file system having a plurality of file units holding the same files in which loss of data is prevented in a failure of a file unit
JP2834210B2 (ja) * 1988-09-14 1998-12-09 株式会社日立製作所 リング状ネットワークにおけるメッセージ制御方法
JP2723925B2 (ja) * 1988-09-19 1998-03-09 株式会社日立製作所 計算機間プログラムオンライン再配置方式
US4984240A (en) * 1988-12-22 1991-01-08 Codex Corporation Distributed switching architecture for communication module redundancy
US5163052A (en) * 1989-10-12 1992-11-10 Ncr Corporation High reliability computer diagnostics system
JP2839664B2 (ja) * 1990-07-17 1998-12-16 株式会社東芝 計算機システム
GB9202666D0 (en) * 1992-02-07 1992-03-25 Madge Networks Ltd Communication system
US5428769A (en) 1992-03-31 1995-06-27 The Dow Chemical Company Process control interface system having triply redundant remote field units
US5444856A (en) * 1992-07-07 1995-08-22 Intel Corporation Apparatus and method for switching ethernet media type
JPH0695906A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd Ｓｃｍｐシステムおけるｓｖｐのｓｓｕ制御権の自動切り替え方法
US5434514A (en) * 1992-11-19 1995-07-18 Altera Corporation Programmable logic devices with spare circuits for replacement of defects
US5566352A (en) * 1993-01-04 1996-10-15 Cirrus Logic, Inc. Register-read acknowledgment and prioritization for integration with a hardware-based interrupt acknowledgment mechanism
US5649096A (en) * 1993-11-22 1997-07-15 Unisys Corporation Bus request error detection
US5369314A (en) * 1994-02-22 1994-11-29 Altera Corporation Programmable logic device with redundant circuitry
DE4426001A1 (de) * 1994-07-22 1996-02-01 Sel Alcatel Ag Verfahren zur Überlastvermeidung bei einem Systemanlauf eines Mehrrechnersystems und Mehrrechnersystem dafür
US5473516A (en) * 1994-10-05 1995-12-05 Prince Corporation Vehicle visor
US5582474A (en) * 1994-10-05 1996-12-10 Prince Corporation Vehicle light assembly
US5613074A (en) * 1994-12-30 1997-03-18 Compaq Computer Corporation Automatic disabling of SCSI bus terminators
US5592102A (en) * 1995-10-19 1997-01-07 Altera Corporation Means and apparatus to minimize the effects of silicon processing defects in programmable logic devices
JP3460773B2 (ja) * 1996-09-10 2003-10-27 三菱電機株式会社 ２重化ループ伝送方式によるネットワークシステムにおける通信制御方法および２重化ループ伝送方式によるネットワークシステム
US6034536A (en) 1997-02-05 2000-03-07 Altera Corporation Redundancy circuitry for logic circuits
US6091258A (en) 1997-02-05 2000-07-18 Altera Corporation Redundancy circuitry for logic circuits
US6201404B1 (en) 1998-07-14 2001-03-13 Altera Corporation Programmable logic device with redundant circuitry
US6487606B1 (en) * 1998-11-18 2002-11-26 Nortel Networks Limited System and method for delivering messages through a totem communications system
DE50007910D1 (de) * 1999-04-21 2004-10-28 Siemens Ag Steuervorrichtung für stellantriebe einer brennkraftmaschine
US6496890B1 (en) 1999-12-03 2002-12-17 Michael Joseph Azevedo Bus hang prevention and recovery for data communication systems employing a shared bus interface with multiple bus masters
US20020133652A1 (en) * 2001-03-19 2002-09-19 Tai Quan Apparatus for avoiding starvation in hierarchical computer systems that prioritize transactions
US6877055B2 (en) 2001-03-19 2005-04-05 Sun Microsystems, Inc. Method and apparatus for efficiently broadcasting transactions between a first address repeater and a second address repeater
US6889343B2 (en) * 2001-03-19 2005-05-03 Sun Microsystems, Inc. Method and apparatus for verifying consistency between a first address repeater and a second address repeater
US7073083B2 (en) * 2001-07-18 2006-07-04 Thomas Licensing Method and system for providing emergency shutdown of a malfunctioning device
JP3992967B2 (ja) * 2001-12-05 2007-10-17 三菱電機株式会社 パケット通信システム及びパケット通信方法
US7200781B2 (en) * 2003-05-14 2007-04-03 Hewlett-Packard Development Company, L.P. Detecting and diagnosing a malfunctioning host coupled to a communications bus
US7676621B2 (en) 2003-09-12 2010-03-09 Hewlett-Packard Development Company, L.P. Communications bus transceiver
US7514907B2 (en) * 2005-05-24 2009-04-07 Satcon Technology Corporation Device, system, and method for providing a low-voltage fault ride-through for a wind generator farm
FR2960664B1 (fr) * 2010-05-27 2012-08-03 Airbus Operations Sas Procede et dispositif de simulation d'un logiciel a executer dans un systeme

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3876983A (en) * 1974-04-29 1975-04-08 Ibm Synchronous disconnection and rearrangement
JPS5248416A (en) * 1975-07-23 1977-04-18 Johnson Controls Inc Data communication system
US4035770A (en) * 1976-02-11 1977-07-12 Susan Lillie Sarle Switching system for use with computer data loop terminals and method of operating same
US4117459A (en) * 1977-04-08 1978-09-26 Honeywell Inc. Time-out interface means
US4270168A (en) * 1978-08-31 1981-05-26 United Technologies Corporation Selective disablement in fail-operational, fail-safe multi-computer control system
DE3012438A1 (de) * 1979-04-06 1980-10-16 Fuji Electric Co Ltd Daten-uebertragungs-system
JPS55134560A (en) * 1979-04-06 1980-10-20 Fuji Electric Co Ltd Automatic reconstitution system for common transmission line
US4387426A (en) * 1979-09-06 1983-06-07 Rolls-Royce Limited Digital data processing system
JPS5847111B2 (ja) * 1979-09-10 1983-10-20 株式会社日立製作所 ル−プ伝送システム
US4402082A (en) * 1980-10-31 1983-08-30 Foster Wheeler Energy Corporation Automatic line termination in distributed industrial process control system
US4356546A (en) * 1980-02-05 1982-10-26 The Bendix Corporation Fault-tolerant multi-computer system
US4377000A (en) * 1980-05-05 1983-03-15 Westinghouse Electric Corp. Automatic fault detection and recovery system which provides stability and continuity of operation in an industrial multiprocessor control
US4374436A (en) * 1980-10-17 1983-02-15 Paradyne Corporation System for the monitoring and restoration of series terminals in a looped communication system

Also Published As

Publication number Publication date
EP0062333A2 (en) 1982-10-13
US4486829A (en) 1984-12-04
EP0062333A3 (en) 1985-01-16
EP0062333B1 (en) 1989-08-02
JPS57164636A (en) 1982-10-09
DE3279850D1 (en) 1989-09-07
USRE33521E (en) 1991-01-15

Similar Documents

Publication Publication Date Title
JPH0258823B2 (ja)
JPS63272143A (ja) 通信システム
CA1080318A (en) Communication bus coupler
JPH05336141A (ja) ループネットワーク
JP2535594B2 (ja) 防災監視装置
JPS6321217B2 (ja)
JPS63285053A (ja) 網管理装置の障害処理方式
JPS6412144B2 (ja)
JPS633538A (ja) 二重ル−プ伝送方式
JPS584855B2 (ja) デ−タ伝送装置
JPH1023048A (ja) 通信制御方法
JPS5816493B2 (ja) マルチプロセツサ処理システムにおけるハング・アツプ解除処理方式
JPS59136828A (ja) 多重アクセス制御方法
JPS62293453A (ja) 多重バス方式デ−タ処理装置
JPH079465Y2 (ja) Ｌａｎ用インターフェース
JP2001156818A (ja) ノード及び伝送方法並びにｐｌｃの通信ユニット
JPH104410A (ja) 通信制御システム
JPH0126215B2 (ja)
JPH04304737A (ja) 多重伝送方式のフェイルセーフ方法
JPS6261446A (ja) ト−クン２重ル−プアクセス方式
JPS60178555A (ja) 共通バス障害検知方式
JPS6113845A (ja) 通信制御装置
JPS5852263B2 (ja) プロセッサバス接続方式
JP2001043200A (ja) データ伝送装置およびデータ伝送方法
JPS61236241A (ja) 情報伝送装置の縮退運用方式