JPS60152006A - チップ型サ−ジ吸収器 - Google Patents
チップ型サ−ジ吸収器Info
- Publication number
- JPS60152006A JPS60152006A JP59008064A JP806484A JPS60152006A JP S60152006 A JPS60152006 A JP S60152006A JP 59008064 A JP59008064 A JP 59008064A JP 806484 A JP806484 A JP 806484A JP S60152006 A JPS60152006 A JP S60152006A
- Authority
- JP
- Japan
- Prior art keywords
- surge absorber
- type surge
- voltage
- chip
- chip type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電気機器、電子機器を異常電圧から保護する
だめのチップ型サージ吸収器に関するもので、実使用時
における漏れ電流をカットし、過電圧が印加された際の
バリスタ素子の破壊を未然に防ぎ、かつ小型のチップ型
サージ吸収器を提供するものである。
だめのチップ型サージ吸収器に関するもので、実使用時
における漏れ電流をカットし、過電圧が印加された際の
バリスタ素子の破壊を未然に防ぎ、かつ小型のチップ型
サージ吸収器を提供するものである。
従来例の構成とその問題点
近年、電子部品のチップ化が急速に進み、ＩＣ。
トランジスタなどの半導体電子部品をサージ電圧から保
護するバリスタ素子を用いだザーシ吸収ｚ：；において
も小型化、チップ化が進行している。Ｊ：ころが一般に
バリスタ素子は電圧か印加されるとその電圧に応じて漏
れ電流が増加し、消費′重力が上がるという問題点を有
していた。寸だ、ペリスタ素子に定格以上の電圧が連続
的に印加されると素子が発熱し、特性の劣化もしくは最
ｊともの場合は焼損に至るという問題点を有していた。
護するバリスタ素子を用いだザーシ吸収ｚ：；において
も小型化、チップ化が進行している。Ｊ：ころが一般に
バリスタ素子は電圧か印加されるとその電圧に応じて漏
れ電流が増加し、消費′重力が上がるという問題点を有
していた。寸だ、ペリスタ素子に定格以上の電圧が連続
的に印加されると素子が発熱し、特性の劣化もしくは最
ｊともの場合は焼損に至るという問題点を有していた。
発明の目的
本発明は前記欠点に鑑みてなされたものであり、チップ
型バリスタの一方の電極に直接、重列にギャップを形成
することにより、小型でしかも８（１れ電流のないチッ
プ型サージ吸収器を提供しようとするものである。
型バリスタの一方の電極に直接、重列にギャップを形成
することにより、小型でしかも８（１れ電流のないチッ
プ型サージ吸収器を提供しようとするものである。
発明の構成
この目的を達成するために本発明のチップ型′リーシ吸
収器は、板状バリスタ素子の両端ｊｆｉｉに設けられた
電極と、その電極の一方の」二部を少なくとも被覆する
ように設けられた高抵抗層と、この高抵抗層を介しその
上部にさらに電極を設けることにより形成されたギャッ
プとから構成されている。
収器は、板状バリスタ素子の両端ｊｆｉｉに設けられた
電極と、その電極の一方の」二部を少なくとも被覆する
ように設けられた高抵抗層と、この高抵抗層を介しその
上部にさらに電極を設けることにより形成されたギャッ
プとから構成されている。
実施例の説明
以下、本発明の一実施例について図面全参照しなから説
明する。第１図は本発明の一実施例におけるチップ型サ
ージ吸収器の斜視図であ如、第２図は断面図である。図
において、１は板状バリスタ素子で、例えは酸化亜鉛を
主成分とした焼結体である。２及び２２Ｌは板状バリス
タ素子１の両端面に設けられた電極で、通電軸、 Ｎｉ
、 Ｐ、１ すどのメッキ処理などにより形成されて
いる。３は板状バリスタ素子１と柱状の端面電極２ａの
上部に設けられた高抵抗層で、バリスタ素子１と端面電
極２との間にも設けられており、例えば樹脂のコーティ
ング、ガラス焼イ」けなどにより形成されている。この
高抵抗層３は電極２．２１Ｌの少なくとも一方を被覆す
るように設けられる。４は電極２との間に直列にギャッ
プを形成するよう高抵抗層３上に設けられた電極である
。第１図において、人の部分かギャップを形成している
。
明する。第１図は本発明の一実施例におけるチップ型サ
ージ吸収器の斜視図であ如、第２図は断面図である。図
において、１は板状バリスタ素子で、例えは酸化亜鉛を
主成分とした焼結体である。２及び２２Ｌは板状バリス
タ素子１の両端面に設けられた電極で、通電軸、 Ｎｉ
、 Ｐ、１ すどのメッキ処理などにより形成されて
いる。３は板状バリスタ素子１と柱状の端面電極２ａの
上部に設けられた高抵抗層で、バリスタ素子１と端面電
極２との間にも設けられており、例えば樹脂のコーティ
ング、ガラス焼イ」けなどにより形成されている。この
高抵抗層３は電極２．２１Ｌの少なくとも一方を被覆す
るように設けられる。４は電極２との間に直列にギャッ
プを形成するよう高抵抗層３上に設けられた電極である
。第１図において、人の部分かギャップを形成している
。
以上のように構成されたチップ型サージ吸収器について
、炒子その動作を説明する。第３図は本発明によるチッ
プ型サージ吸収器の等価回路である。すなわち、バリス
タ素子Ｂと前記放電用気中ギヘ・ツブＡが直列に接続さ
れた形になる。第４図は本発明によるチップ型サージ吸
収器のｆｌＩｌ−ｌ １’Ｊ（％’、 ＩＪＥ−放電電
流特性を示している。第４図において、バリスタ素子Ｂ
の漏れ電流は印加される１Ｌ川により破線孔からｂのよ
うに増大する。ところか本発明によるチップ型ザーシ吸
収器ｄハリヌク素子Ｂに文１し直列にギャップＡか形成
されているので、サージ電圧がギャップ放電電圧２点Ｃ
ＶＣＪＪ〕る寸で回路はオープンの状態で電流は流え！
、ない。
、炒子その動作を説明する。第３図は本発明によるチッ
プ型サージ吸収器の等価回路である。すなわち、バリス
タ素子Ｂと前記放電用気中ギヘ・ツブＡが直列に接続さ
れた形になる。第４図は本発明によるチップ型サージ吸
収器のｆｌＩｌ−ｌ １’Ｊ（％’、 ＩＪＥ−放電電
流特性を示している。第４図において、バリスタ素子Ｂ
の漏れ電流は印加される１Ｌ川により破線孔からｂのよ
うに増大する。ところか本発明によるチップ型ザーシ吸
収器ｄハリヌク素子Ｂに文１し直列にギャップＡか形成
されているので、サージ電圧がギャップ放電電圧２点Ｃ
ＶＣＪＪ〕る寸で回路はオープンの状態で電流は流え！
、ない。
そして、キャップ放電電圧以」二の電圧になると曲線す
に沿ってパリヌタ特性を示す。従って、キＡ・ノブ人の
距帛１１を適当に調節しておくことにより、ある一定の
電圧までは漏れ電流を冗今にカットすることができる。
に沿ってパリヌタ特性を示す。従って、キＡ・ノブ人の
距帛１１を適当に調節しておくことにより、ある一定の
電圧までは漏れ電流を冗今にカットすることができる。
ｉｋ、バリスタ素子の特ｌＩ４−は定格以」二のシーン
１１１゜圧か印加されることにより劣化し、この劣化鰯
定常的に電流かハリスフ素子に流れることにより促１ｆ
ｆ−される。ところが本発明のチップ型サージ吸収器Ｃ
：ｊ、異常ザーシ印加後、回路かオープン状態であるの
で劣化か進行しない。寸だ、バリスタ素子は通常定格以
上の回路電圧で使用するとバリスフ電圧の低下などの劣
化かおこるか、本発明のチップ型サージ吸収器は放電用
気中ギャップの間隔を調整することにより定格電圧かギ
ャップ放電電圧まで上がるため、バリスタ素子の劣化を
防ぐことができる。
１１１゜圧か印加されることにより劣化し、この劣化鰯
定常的に電流かハリスフ素子に流れることにより促１ｆ
ｆ−される。ところが本発明のチップ型サージ吸収器Ｃ
：ｊ、異常ザーシ印加後、回路かオープン状態であるの
で劣化か進行しない。寸だ、バリスタ素子は通常定格以
上の回路電圧で使用するとバリスフ電圧の低下などの劣
化かおこるか、本発明のチップ型サージ吸収器は放電用
気中ギャップの間隔を調整することにより定格電圧かギ
ャップ放電電圧まで上がるため、バリスタ素子の劣化を
防ぐことができる。
発明の効果
以上のように本発明のチップ型サージ吸収器はギャップ
の間隔を適当に調節しておくことによシ、実使用時にお
いて漏れ電流がないため消費電力が少なく、異常電圧が
印加された後バリスタ素子の発熱による劣化を防ぎ、さ
らにギャップとバリスタ素子か一体化していることによ
シ、小型化、高牲能化か図れるものである。
の間隔を適当に調節しておくことによシ、実使用時にお
いて漏れ電流がないため消費電力が少なく、異常電圧が
印加された後バリスタ素子の発熱による劣化を防ぎ、さ
らにギャップとバリスタ素子か一体化していることによ
シ、小型化、高牲能化か図れるものである。
一シ吸収器の斜視図、第２図は固り１面図、第３図は同
チップ型サージ吸収器の熔価回路の１けｌ路図。 第４図は同チップ型サージ吸収器の〜−工特性の模式図
である。 １・−板状バリスタ素子、２．２２Ｌ・一端面電極、３
・ 高抵抗層、４・ ギャップを形成している電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 面 ３ 第３図 第 ４ 図 −旬Ｉ
チップ型サージ吸収器の熔価回路の１けｌ路図。 第４図は同チップ型サージ吸収器の〜−工特性の模式図
である。 １・−板状バリスタ素子、２．２２Ｌ・一端面電極、３
・ 高抵抗層、４・ ギャップを形成している電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 面 ３ 第３図 第 ４ 図 −旬Ｉ
Claims (1)
- 板状バリスタ素子と、前記板状バリスタ素子の両端面に
設けられた電極と、前記電極の一方の上部を少なくとも
被覆するよう設けられた高抵抗層と、前記高抵抗層上部
に設けた電極と前記高抵抗層下部の電極間に直列に設け
られたギャップとからなるチップ型サージ吸収器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59008064A JPS60152006A (ja) | 1984-01-19 | 1984-01-19 | チップ型サ−ジ吸収器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59008064A JPS60152006A (ja) | 1984-01-19 | 1984-01-19 | チップ型サ−ジ吸収器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60152006A true JPS60152006A (ja) | 1985-08-10 |
| JPH0422004B2 JPH0422004B2 (ja) | 1992-04-15 |
Family
ID=11682912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59008064A Granted JPS60152006A (ja) | 1984-01-19 | 1984-01-19 | チップ型サ−ジ吸収器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152006A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139435U (ja) * | 1989-04-21 | 1990-11-21 | ||
| JPH03198301A (ja) * | 1989-12-27 | 1991-08-29 | Mitsubishi Materials Corp | 小型電源用サージ吸収装置 |
| US6589829B2 (en) | 1991-03-27 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
-
1984
- 1984-01-19 JP JP59008064A patent/JPS60152006A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139435U (ja) * | 1989-04-21 | 1990-11-21 | ||
| JPH03198301A (ja) * | 1989-12-27 | 1991-08-29 | Mitsubishi Materials Corp | 小型電源用サージ吸収装置 |
| US6589829B2 (en) | 1991-03-27 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422004B2 (ja) | 1992-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60258905A (ja) | 電気装置 | |
| JPS60152006A (ja) | チップ型サ−ジ吸収器 | |
| US7375943B2 (en) | Tri-phase surge protector and its manufacturing method | |
| US6849921B2 (en) | Semiconductor device | |
| JPS60205980A (ja) | チツプ形サ−ジ吸収器 | |
| JPS60205981A (ja) | チツプ型サ−ジ吸収器 | |
| JPS60151987A (ja) | チツプ型サ−ジ吸収器 | |
| JPS61102006A (ja) | サ−ジ吸収器 | |
| JPH012345A (ja) | 半導体集積回路装置 | |
| JP3487115B2 (ja) | 静電気保護回路および静電気保護回路を具えた半導体装置 | |
| JP2634978B2 (ja) | 保護素子付リードフレーム | |
| JPS6034053A (ja) | 半導体装置 | |
| JPS583385B2 (ja) | カデンアツホゴソシ | |
| JPS5899221A (ja) | サ−ジ吸収器 | |
| JP2760039B2 (ja) | サージ吸収器の製造方法 | |
| JPS61128556A (ja) | サ−ジ破壊保護用ダイオ−ド | |
| JPS5889035A (ja) | サ−ジ吸収器 | |
| JPS61111502A (ja) | チツプバリスタ | |
| JPS61102005A (ja) | サ−ジ吸収器 | |
| JPS60202908A (ja) | チツプ形サ−ジ吸収器 | |
| JPS60216505A (ja) | サ−ジ吸収器 | |
| JPS5886705A (ja) | セラミツク電子部品 | |
| JPS5990378A (ja) | 高圧サ−ジ吸収素子と該素子による高圧サ−ジ吸収方法 | |
| JPH02290053A (ja) | 半導体装置の入力保護回路 | |
| JPH0322401A (ja) | バリスタ |