JPS60152074A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60152074A JPS60152074A JP59008071A JP807184A JPS60152074A JP S60152074 A JPS60152074 A JP S60152074A JP 59008071 A JP59008071 A JP 59008071A JP 807184 A JP807184 A JP 807184A JP S60152074 A JPS60152074 A JP S60152074A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- region
- silicon oxide
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は窒化膜を層間絶縁膜または保護膜に使用した半
導体装置に関し、特に動作安定性、経時変動の低減によ
る特性向上をはかった半導体装置に関するものである。
導体装置に関し、特に動作安定性、経時変動の低減によ
る特性向上をはかった半導体装置に関するものである。
従来例の構成とその問題点
近年、半導体装置は、高集積回路化にともなって多層化
、高密度化が進むと同時に、その高信頼性を目的として
層間絶縁膜１だは保護膜に窒化シリコン（８１３Ｎ４
）膜が盛んに使用されるようになってきた。その場合、
従来から層間絶縁膜または保護膜として使用してきた酸
化シリコン（Ｓ １０２ ）膜では問題とならなかった
素子の電気的特性の経時変化が問題となってきている。
、高密度化が進むと同時に、その高信頼性を目的として
層間絶縁膜１だは保護膜に窒化シリコン（８１３Ｎ４
）膜が盛んに使用されるようになってきた。その場合、
従来から層間絶縁膜または保護膜として使用してきた酸
化シリコン（Ｓ １０２ ）膜では問題とならなかった
素子の電気的特性の経時変化が問題となってきている。
従来の半導体集積回路ＩＣ内につくり込まれたツェナー
ダイオードの断面構造を第１図に示す。
ダイオードの断面構造を第１図に示す。
同図において、１はＰ型シリコン基板、２はＮ型エピタ
キンヤル層、３はＰ型拡散領域で、４はこのＰ型拡散領
域３内に形成されたＮ型拡散領域である。このＰ型拡散
領域３とＮ型拡散領域４でツェナーダイオードを構成す
る。５は電極（アルミニウム配線層）で、６は層間絶縁
膜または保護膜の窒化シリコン膜、７は表面保護用の酸
化シリコン膜である。二層配線の場合は、この層間絶縁
膜６に第１アルミニウム配線層と第２アルミニウム配線
層とのコンタクトを取るだめのスルーホールを開孔し第
２アルミニウム配線層を形成し、その後、さらに、これ
らを被覆して保護膜を形成する。
キンヤル層、３はＰ型拡散領域で、４はこのＰ型拡散領
域３内に形成されたＮ型拡散領域である。このＰ型拡散
領域３とＮ型拡散領域４でツェナーダイオードを構成す
る。５は電極（アルミニウム配線層）で、６は層間絶縁
膜または保護膜の窒化シリコン膜、７は表面保護用の酸
化シリコン膜である。二層配線の場合は、この層間絶縁
膜６に第１アルミニウム配線層と第２アルミニウム配線
層とのコンタクトを取るだめのスルーホールを開孔し第
２アルミニウム配線層を形成し、その後、さらに、これ
らを被覆して保護膜を形成する。
しかし、上述の従来構成のツェナーダイオードではツェ
ナーダイオードのブレークダウン電圧が動作時間と共に
変動する傾向がある。ツェナーダイオードの電圧の経時
変動は、半導体集積回路においてツェナーダイオードを
しばしばその回路の基準電圧として使用するため半導体
集積回路全体の電気的特性の変動をひき起こすことにも
つながり、その対策が急がれていたー 発明の目的 本発明はブレークダウン電圧の経時変動を押えた半導体
装置を提供せんとするものである。
ナーダイオードのブレークダウン電圧が動作時間と共に
変動する傾向がある。ツェナーダイオードの電圧の経時
変動は、半導体集積回路においてツェナーダイオードを
しばしばその回路の基準電圧として使用するため半導体
集積回路全体の電気的特性の変動をひき起こすことにも
つながり、その対策が急がれていたー 発明の目的 本発明はブレークダウン電圧の経時変動を押えた半導体
装置を提供せんとするものである。
発明の構成
本発明は、所定回路素子領域を含む半導体基板面上の第
１の絶縁膜および前記回路素子に接触する第１の導電膜
を被覆保護する第２の絶縁膜が、前記第１の絶縁膜とは
材料を異にし、前記回路素子の活性領域の一部領域上で
除去されており、その領域の第１の絶縁膜を保護する目
的で第２の導電膜を第１の絶縁膜に接触させた半導体装
置であり、これにより、前記第１および第２の絶縁膜の
重なりが半導体回路素子におよぼす悪影響を取り除き、
且つ第１の絶縁膜が直接外部にさらされる悪影響を取り
除くことができる。
１の絶縁膜および前記回路素子に接触する第１の導電膜
を被覆保護する第２の絶縁膜が、前記第１の絶縁膜とは
材料を異にし、前記回路素子の活性領域の一部領域上で
除去されており、その領域の第１の絶縁膜を保護する目
的で第２の導電膜を第１の絶縁膜に接触させた半導体装
置であり、これにより、前記第１および第２の絶縁膜の
重なりが半導体回路素子におよぼす悪影響を取り除き、
且つ第１の絶縁膜が直接外部にさらされる悪影響を取り
除くことができる。
実施例の説明
第２図に、本発明の実施例を示す。以下、この図によっ
て実施例の説明を行う。同図において、１はＰ型シリコ
ン基板、２はＮ型エピタキシャル層、３はＰ型拡散領域
で、４はＰ型拡散領域内に形成されたＮ型拡散領域であ
る。このＰ型拡散領域３とβ型拡散領域４でツェナーダ
イオードを構成する。６は電極（アルミニウム配線層）
で、６は眉間絶縁膜または保護膜の窒化シリコン膜、７
は表面保護用の酸化／リコン膜である。８は酸化シリコ
ン膜下を保護する電極（アルミニウム配線層）である。
て実施例の説明を行う。同図において、１はＰ型シリコ
ン基板、２はＮ型エピタキシャル層、３はＰ型拡散領域
で、４はＰ型拡散領域内に形成されたＮ型拡散領域であ
る。このＰ型拡散領域３とβ型拡散領域４でツェナーダ
イオードを構成する。６は電極（アルミニウム配線層）
で、６は眉間絶縁膜または保護膜の窒化シリコン膜、７
は表面保護用の酸化／リコン膜である。８は酸化シリコ
ン膜下を保護する電極（アルミニウム配線層）である。
図には示していなりが、この電極８を保護する膜をこの
上からかければ、酸化シリコン膜７を保護する第２の電
極８をも保護することができる。
上からかければ、酸化シリコン膜７を保護する第２の電
極８をも保護することができる。
Ｎ型エピタキシャル層２内に、熱拡散法によりほう素を
たとえば１ｏ１８／Ｃｄ拡散してＰ型領域３を形成し、
ついで、前記Ｐ型領域３内に同じく熱拡散法により燐を
たとえば１０２０／Ｃｒ／ｉ拡散してＮ型領域４を形成
してツェナーダイオードを構成すると、そのブレークダ
ウン電圧は〜６，９■程度になる。
たとえば１ｏ１８／Ｃｄ拡散してＰ型領域３を形成し、
ついで、前記Ｐ型領域３内に同じく熱拡散法により燐を
たとえば１０２０／Ｃｒ／ｉ拡散してＮ型領域４を形成
してツェナーダイオードを構成すると、そのブレークダ
ウン電圧は〜６，９■程度になる。
従来の構成であれば、時間の経過と共にブレークダウン
電圧が３００ ｍＶ〜４００ ｍＶと大きく変動する。
電圧が３００ ｍＶ〜４００ ｍＶと大きく変動する。
しかし、本発明の構成であれば、このブレークダウン電
圧の変動を１０ ｍ’Ｖ〜２０ ｍＶ 。
圧の変動を１０ ｍ’Ｖ〜２０ ｍＶ 。
すなわち、従来例の協以下に押えることができる。
ところで、酸化シリコン膜と窒化シリコン膜界面にトラ
ップ準位ができることはよく知られている。ブレークダ
ウン電圧の変動要因は、ツェナーダイオードのブレーク
ダウン現象によって発生するホットエレクトロンがこの
トラップ準位にトラップされ、その蓄積電荷がＰ−Ｎ接
合空乏層形状を変化させ、ツェナーダイオードのブレー
クダウン電圧を時間の経過と共に変動させていると推定
される。
ップ準位ができることはよく知られている。ブレークダ
ウン電圧の変動要因は、ツェナーダイオードのブレーク
ダウン現象によって発生するホットエレクトロンがこの
トラップ準位にトラップされ、その蓄積電荷がＰ−Ｎ接
合空乏層形状を変化させ、ツェナーダイオードのブレー
クダウン電圧を時間の経過と共に変動させていると推定
される。
上記のように考えると、酸化シリコン膜と窒化シリコン
膜の重なりを除去すれば良いが、表面保護用の酸化シリ
コン膜７が直接外部にさらされる構造となり、それによ
る悪影響が考えられる。そこで、酸化／リコン膜７を保
護するために第２の導電膜で酸化シリコン膜７を被覆し
、酸化シリコン膜７が直接外部にさらされることを取り
除いたものである。
膜の重なりを除去すれば良いが、表面保護用の酸化シリ
コン膜７が直接外部にさらされる構造となり、それによ
る悪影響が考えられる。そこで、酸化／リコン膜７を保
護するために第２の導電膜で酸化シリコン膜７を被覆し
、酸化シリコン膜７が直接外部にさらされることを取り
除いたものである。
発明の効果
以上のように、この発明は半導体装置の経時変動を大幅
ＶＣ低減し、安定な動作特性を実現するとともに高い信
頼度を有する半導体装置を実現することを可能にしたす
ぐれた実用的効果を有するものである。
ＶＣ低減し、安定な動作特性を実現するとともに高い信
頼度を有する半導体装置を実現することを可能にしたす
ぐれた実用的効果を有するものである。
第１図は従来例の構成図、第２図は本発明の構成図であ
る。 １ ・・・Ｐ型／リコン基板、２・・・Ｎ型エヒリキノ
ヤル層、３ ・ Ｐ型拡散領域、４・・・・・Ｎ型拡散
領域、５・・・・第１電極、６・・窒化シリコン膜、７
・・−・酸化７リコン膜、８ ・・・第２電極。
る。 １ ・・・Ｐ型／リコン基板、２・・・Ｎ型エヒリキノ
ヤル層、３ ・ Ｐ型拡散領域、４・・・・・Ｎ型拡散
領域、５・・・・第１電極、６・・窒化シリコン膜、７
・・−・酸化７リコン膜、８ ・・・第２電極。
Claims (2)
- （１）所定回路素子領域を含む半導体基板上に形成され
た第１の絶縁膜と、この第１の絶縁膜の開口を通して前
記所定回路素子に接触する第１の導電膜と、前記第１の
導電膜を被覆保護し前記第１の絶縁膜と月料を異にし、
前記第１の絶縁膜上の所定領域上において部分的に除去
された第２の絶縁膜と、この除去された部分の前記第１
の絶縁膜上の少なくとも一部分に形成された第２の導電
膜を備えたことを特徴とする半導体装置。 - （２）第１の絶縁膜がシリコン酸化膜であり、第２の絶
縁膜がシリコン窒化膜であることを特徴とする特許請求
の範囲第１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59008071A JPS60152074A (ja) | 1984-01-19 | 1984-01-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59008071A JPS60152074A (ja) | 1984-01-19 | 1984-01-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60152074A true JPS60152074A (ja) | 1985-08-10 |
Family
ID=11683107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59008071A Pending JPS60152074A (ja) | 1984-01-19 | 1984-01-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152074A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435075A (en) * | 1977-08-19 | 1979-03-14 | Kyoei Kiki Kk | Rug for animal |
| JPS57196584A (en) * | 1981-05-28 | 1982-12-02 | Fujitsu Ltd | Semiconductor device |
-
1984
- 1984-01-19 JP JP59008071A patent/JPS60152074A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435075A (en) * | 1977-08-19 | 1979-03-14 | Kyoei Kiki Kk | Rug for animal |
| JPS57196584A (en) * | 1981-05-28 | 1982-12-02 | Fujitsu Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4963970A (en) | Vertical MOSFET device having protector | |
| JPH0151070B2 (ja) | ||
| JPH01140757A (ja) | 半導体入力保護装置 | |
| JPS60152074A (ja) | 半導体装置 | |
| EP0202646B1 (en) | Input protection device | |
| JPS6359257B2 (ja) | ||
| JP3035215B2 (ja) | 半導体装置 | |
| US5880514A (en) | Protection circuit for semiconductor device | |
| JPS6237547B2 (ja) | ||
| JP2723863B2 (ja) | 集積化受光素子及びその製造方法 | |
| EP0397780A1 (en) | Ic with means for reducing esd damage | |
| JPS5963772A (ja) | 半導体装置 | |
| JPH0324056B2 (ja) | ||
| JPH0312458B2 (ja) | ||
| JPS63301555A (ja) | 半導体装置 | |
| JPH06204407A (ja) | ダイオード素子 | |
| JPS6226580B2 (ja) | ||
| KR100192544B1 (ko) | 이에스디 보호회로의 제조방법 | |
| JPS6156458A (ja) | 半導体装置 | |
| JPH0237112B2 (ja) | ||
| JPH01187965A (ja) | サージ電圧保護回路 | |
| JPS61226971A (ja) | 半導体装置 | |
| JPS62165978A (ja) | 保護ダイオ−ド | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPH0410228B2 (ja) |