JPS60152277A - 周波数弁別装置 - Google Patents
周波数弁別装置Info
- Publication number
- JPS60152277A JPS60152277A JP59007165A JP716584A JPS60152277A JP S60152277 A JPS60152277 A JP S60152277A JP 59007165 A JP59007165 A JP 59007165A JP 716584 A JP716584 A JP 716584A JP S60152277 A JPS60152277 A JP S60152277A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- clock
- pulse
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D13/00—Control of linear speed; Control of angular speed; Control of acceleration or deceleration, e.g. of a prime mover
- G05D13/62—Control of linear speed; Control of angular speed; Control of acceleration or deceleration, e.g. of a prime mover characterised by the use of electric means, e.g. use of a tachometric dynamo, use of a transducer converting an electric value into a displacement
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディジタルサーボシステムにおける、周波数
弁別装置に関する。
弁別装置に関する。
一般にモータの回転速度を一定に制御する場合には、第
１図に示すようにモータ３に設けた例えば回転円板４か
ら検出器５にまりモータ３の回転速度に関連して検出し
た周波数発電信号（以下Ｆ Ｇ信号と言う）を周波数升
別装＃１で周波数弁別して、モータ３の回転速度に応じ
た誤差電圧Ｅを侍、この瞑Ｍ串、圧Ｅをモータ駆動瑠幅
器２を介してモータ６に負帰還して市り御する、サーボ
制御方式が採用されている。
１図に示すようにモータ３に設けた例えば回転円板４か
ら検出器５にまりモータ３の回転速度に関連して検出し
た周波数発電信号（以下Ｆ Ｇ信号と言う）を周波数升
別装＃１で周波数弁別して、モータ３の回転速度に応じ
た誤差電圧Ｅを侍、この瞑Ｍ串、圧Ｅをモータ駆動瑠幅
器２を介してモータ６に負帰還して市り御する、サーボ
制御方式が採用されている。
ところで、上記サーボ制御回路系の高東撰１Ｌ制御性能
の向上などを目的として、近年急発展しているディジタ
ルＩＣ技術により、ディジタル処理する試みが進展中で
ある。このディジタル方式では、モータの回転に関連し
て検出したＦ Ｇ信号の周波数あるいはｔｉｒ定の基準
信号に対する位相差等を、高精度のクロックで計測し、
これによって得た誤差データをディジタル処理によりパ
ルス幅変調し、その出力を低域フィルタなどによって復
調してからモータへ負帰逼制御電圧を供給するように構
成する方法が一般に用いられる。
の向上などを目的として、近年急発展しているディジタ
ルＩＣ技術により、ディジタル処理する試みが進展中で
ある。このディジタル方式では、モータの回転に関連し
て検出したＦ Ｇ信号の周波数あるいはｔｉｒ定の基準
信号に対する位相差等を、高精度のクロックで計測し、
これによって得た誤差データをディジタル処理によりパ
ルス幅変調し、その出力を低域フィルタなどによって復
調してからモータへ負帰逼制御電圧を供給するように構
成する方法が一般に用いられる。
一方サーボシステムの高性能化、低コスト化、システム
設計のフレキシビリティ向上のために、ｈ゛ＧＧ信号て
高レートと低レートを選択切者えできるシステムが考案
されている。しかしこの場合、各Ｆ Ｇレートにおいて
サーボ系の最適設計を行うために、制御性能の向上、ル
ープケインの最適化など、異なるレートモードに応じて
それに対応したハードウェアが必要になるという問題点
があった。たとえばＦＧ低フレート選択された時、制御
性能の劣化を改善するために、あらたに付〃日回路が必
要となり、そのために周辺回路が増加して回路規模が増
大し、コストも増加する、といった欠点があった。
設計のフレキシビリティ向上のために、ｈ゛ＧＧ信号て
高レートと低レートを選択切者えできるシステムが考案
されている。しかしこの場合、各Ｆ Ｇレートにおいて
サーボ系の最適設計を行うために、制御性能の向上、ル
ープケインの最適化など、異なるレートモードに応じて
それに対応したハードウェアが必要になるという問題点
があった。たとえばＦＧ低フレート選択された時、制御
性能の劣化を改善するために、あらたに付〃日回路が必
要となり、そのために周辺回路が増加して回路規模が増
大し、コストも増加する、といった欠点があった。
本発明の目的は、複数個のＦＧレート切替機能を有する
ディジタルサーボシステムにおいて、低ＦＧレートモー
ドでの制＃注能の向上を前記異なるレートに対してハー
ドウェアを共用化して実現できる周波数弁別装置を提供
することにある。
ディジタルサーボシステムにおいて、低ＦＧレートモー
ドでの制＃注能の向上を前記異なるレートに対してハー
ドウェアを共用化して実現できる周波数弁別装置を提供
することにある。
上記目的を達成するために、本発明は低Ｆ Ｇレート選
択時のサンプリング周波数ｆ、と高Ｆ Ｇレート選択時
のサンプリング周波数ｆ２との比がｆ、／ ｆ、−Ｎと
なるＦ Ｇレート切替機能を有するディジタル方式周波
数升別装首とし、ＦＧ倍信号基づく周波数弁別するため
のサンプリング信号を低Ｆ Ｇレートモードで周波数２
逓倍し、かつ周波数弁別装置内のカウンタでｈｊＩ記）
パＧ信号に基づくＦＧ周波数ｔこ関連したデータを計数
するために高ｌ＋’、Ｇレートモードで使用するクロッ
クに対して２ハ分周したクロックを前記低ＦＧレートモ
ードで使用してサーボ系のループゲインを両Ｆ Ｇレー
トモードで一定に保ち、ノ１−ドウエアを共用化して、
低ト’Ｇレートモードにおける周波数逓倍化制御を実現
したものである。
択時のサンプリング周波数ｆ、と高Ｆ Ｇレート選択時
のサンプリング周波数ｆ２との比がｆ、／ ｆ、−Ｎと
なるＦ Ｇレート切替機能を有するディジタル方式周波
数升別装首とし、ＦＧ倍信号基づく周波数弁別するため
のサンプリング信号を低Ｆ Ｇレートモードで周波数２
逓倍し、かつ周波数弁別装置内のカウンタでｈｊＩ記）
パＧ信号に基づくＦＧ周波数ｔこ関連したデータを計数
するために高ｌ＋’、Ｇレートモードで使用するクロッ
クに対して２ハ分周したクロックを前記低ＦＧレートモ
ードで使用してサーボ系のループゲインを両Ｆ Ｇレー
トモードで一定に保ち、ノ１−ドウエアを共用化して、
低ト’Ｇレートモードにおける周波数逓倍化制御を実現
したものである。
〔発明の実施例］
以下、本発明を実施例により詳細に説明てる。
第２図は本健明によるディジタル方式の周波ｅ升別装置
自の全体構成を示すブロック図である。
自の全体構成を示すブロック図である。
第２図において、６は慣出器５からのＦａ＜ぎ号の入力
端子で７はこのＦＧ倍信号パルス整形して信号ＦＧ゛を
得るパルス整形回路である。８はサンプリングパルス形
成回路で、後述のクロックパルス形成回路１１から出力
されるクロックパルスＣＰに同期化してサンプリングパ
ルスＳＰを得る。サンプリングパルス形成回路８は、ド
Ｇレート切替機能も有し、端子２２からの信号Ｓｆによ
り、高ＦＧレートと低ｈ’ Ｇレートの切替えを行う。
端子で７はこのＦＧ倍信号パルス整形して信号ＦＧ゛を
得るパルス整形回路である。８はサンプリングパルス形
成回路で、後述のクロックパルス形成回路１１から出力
されるクロックパルスＣＰに同期化してサンプリングパ
ルスＳＰを得る。サンプリングパルス形成回路８は、ド
Ｇレート切替機能も有し、端子２２からの信号Ｓｆによ
り、高ＦＧレートと低ｈ’ Ｇレートの切替えを行う。
即ち、信号Ｆ Ｇ’は高Ｆ Ｇレートが選択された場合
は直接、低ＦＧレートが選択された場合は、制御レート
を倍増させるために周波数が２逓倍されて、クロックパ
ルスＣＰに同期化微分さハ、る。９は周波数２逓倍切替
回路を示し、各々のサンプリングパルスは、高Ｆ Ｇレ
ー） 制御の場合は回路Ｂ内のａ端子に周波数２逓倍さ
れず人力信号ＦＧ″と同じ周波数のサンプリングパルス
が出力され、低ＦＧレート制御の場合はｂ端子に入力信
号Ｆ Ｇ’の周波数を２逓倍したサンプリングパルスが
出力される。
は直接、低ＦＧレートが選択された場合は、制御レート
を倍増させるために周波数が２逓倍されて、クロックパ
ルスＣＰに同期化微分さハ、る。９は周波数２逓倍切替
回路を示し、各々のサンプリングパルスは、高Ｆ Ｇレ
ー） 制御の場合は回路Ｂ内のａ端子に周波数２逓倍さ
れず人力信号ＦＧ″と同じ周波数のサンプリングパルス
が出力され、低ＦＧレート制御の場合はｂ端子に入力信
号Ｆ Ｇ’の周波数を２逓倍したサンプリングパルスが
出力される。
１０は所定の周波数のクロックＣＰｎの入力端子であり
、クロックパルス形成回路１１で次のようなりロックパ
ルスＣＰを生成する。′ｆなわち、［゛Ｇレート切替信
号８ｆにより、高Ｆ Ｇレート選択の場合は、入力端子
１０から供給されたクロックＣＰ０が直接クロックパル
スＣＰとして回路１１内の端子ａに出力され、低Ｆ Ｇ
レート選択の場合は、詳細は後述するが、クロンク分周
回に１２により所定の分周化にクロックＣＰ、が分周さ
れ、端子すに出力され、切換スイッチにより選択されて
出力される。上記クロックパルスＣＰは前記サンプリン
グパルス形成回路８及び後述の遅延回路１６．カウンタ
１４に供給される。
、クロックパルス形成回路１１で次のようなりロックパ
ルスＣＰを生成する。′ｆなわち、［゛Ｇレート切替信
号８ｆにより、高Ｆ Ｇレート選択の場合は、入力端子
１０から供給されたクロックＣＰ０が直接クロックパル
スＣＰとして回路１１内の端子ａに出力され、低Ｆ Ｇ
レート選択の場合は、詳細は後述するが、クロンク分周
回に１２により所定の分周化にクロックＣＰ、が分周さ
れ、端子すに出力され、切換スイッチにより選択されて
出力される。上記クロックパルスＣＰは前記サンプリン
グパルス形成回路８及び後述の遅延回路１６．カウンタ
１４に供給される。
１５はデータラッチ回路、１６はデータ比較回路、１７
はカウンタ、１８はパルス幅変調回路を示す。
はカウンタ、１８はパルス幅変調回路を示す。
次にこれらの動作を説明する。ドｑ信号の周波数に関連
したサンプリングパルスＳＰは前記クロックパルスＣＰ
をカウンタ１４で計数して得た計数データＤ、を回路１
５にラッチするラッチパルスとして働さ、またこのサン
プリングパルスＳＰをｉｌ延回路１６でクロックパルス
ＣＰに同期して遅延した信号ＳＰ″でカウンタ１４ヲリ
セツトする。カウンタ１４がリセットされた後、カウン
タ１４ハクロツクパルスＣＰを再び計数開始し、次のリ
セットパルスＳＰ°が入力される迄計数を続ける。即ち
サンプリングパルスＳＰの周期（したかってその周Ｖ数
）に応じた計数データＤ１ｐ’−データラッチ回路１５
にラッチされる。
したサンプリングパルスＳＰは前記クロックパルスＣＰ
をカウンタ１４で計数して得た計数データＤ、を回路１
５にラッチするラッチパルスとして働さ、またこのサン
プリングパルスＳＰをｉｌ延回路１６でクロックパルス
ＣＰに同期して遅延した信号ＳＰ″でカウンタ１４ヲリ
セツトする。カウンタ１４がリセットされた後、カウン
タ１４ハクロツクパルスＣＰを再び計数開始し、次のリ
セットパルスＳＰ°が入力される迄計数を続ける。即ち
サンプリングパルスＳＰの周期（したかってその周Ｖ数
）に応じた計数データＤ１ｐ’−データラッチ回路１５
にラッチされる。
データラッチ回路１５かものデータＤ、は、クロックＣ
Ｐｏを計数するカウンタ１７の計数データＤ。
Ｐｏを計数するカウンタ１７の計数データＤ。
とデータ比較回路１６で比較さハ、両者が一致した時に
一致信号ＰＩがデータ比較回路１６より出力される。該
信号ＰＩと端子１９からの一定周波数のキャリア信号Ｐ
Ｃはパルス幅変調回路１Ｂに入力され、データラッチ回
路１５からの出力データＤ、の値の大きさ、即ち端子６
からのＦ’ Ｇ信号の周波数値に応じてパルス幅変調さ
れた信号Ｐｗが該パルス幅変調回路１８から出力される
。この４８ 号Ｐ ｗは、ローパスフィルタ２０により
ほぼ直流電圧に平滑されて、誤差電圧Ｅとなり、端子２
１を介して前記第１図のモータ駆動増幅器２へ供給され
る。
一致信号ＰＩがデータ比較回路１６より出力される。該
信号ＰＩと端子１９からの一定周波数のキャリア信号Ｐ
Ｃはパルス幅変調回路１Ｂに入力され、データラッチ回
路１５からの出力データＤ、の値の大きさ、即ち端子６
からのＦ’ Ｇ信号の周波数値に応じてパルス幅変調さ
れた信号Ｐｗが該パルス幅変調回路１８から出力される
。この４８ 号Ｐ ｗは、ローパスフィルタ２０により
ほぼ直流電圧に平滑されて、誤差電圧Ｅとなり、端子２
１を介して前記第１図のモータ駆動増幅器２へ供給され
る。
第３図は本発明に係わるサンプリングパルス形成回路８
の具体的一実施例である。第３図において、第２図で説
明した如く、パルス歪形回路７で整形されたＦＧ゛信号
は、端子２４よりＤフリツプフロツプ（以後Ｄ Ｆと６
己−ｆ）、２６に入力される。該ＤＦ２６において、該
Ｆ Ｕ’倍信号、前述したクロックパルス形成回路１１
からのクロックパルスＣＰの立下りに同期化され、その
出力Ｑ１゜Ｑｌは第４図に示すように、信号［Ｇ°より
最大で、クロックパルスＣＰの１周期遅延した信号とな
る。２５はクロックパルスＣＰの入力端子である。
の具体的一実施例である。第３図において、第２図で説
明した如く、パルス歪形回路７で整形されたＦＧ゛信号
は、端子２４よりＤフリツプフロツプ（以後Ｄ Ｆと６
己−ｆ）、２６に入力される。該ＤＦ２６において、該
Ｆ Ｕ’倍信号、前述したクロックパルス形成回路１１
からのクロックパルスＣＰの立下りに同期化され、その
出力Ｑ１゜Ｑｌは第４図に示すように、信号［Ｇ°より
最大で、クロックパルスＣＰの１周期遅延した信号とな
る。２５はクロックパルスＣＰの入力端子である。
ＤＦ２６の出力信号Ｑｌはさらにｌ）Ｆ’２７のＤ入力
に人力され、前記ＤＦ’２６と同様に、クロックパルス
ＣＰの立下りに同期化され、信号Ｑ、、Ｑ、より１クロ
ック周期遅延した出力信号Ｑｚ、ＱｔがＤＦ２ゾから出
力される。
に人力され、前記ＤＦ’２６と同様に、クロックパルス
ＣＰの立下りに同期化され、信号Ｑ、、Ｑ、より１クロ
ック周期遅延した出力信号Ｑｚ、ＱｔがＤＦ２ゾから出
力される。
次に信号Ｑ、、Ｑ２は、前述したＶ−ト切替信Ｓｆとと
もに、Ａ’Ｎ Ｄゲート２８に人力され、信号ＱＨＱ、
はＡ’ＮＤゲート２９に入力される。これらのグー ）
２８．２９の出力はＮＯ几ゲート３０に入力され、そ
の出力は、前述したサンプリング信号ＳＰとなり、端子
３１に出力される。
もに、Ａ’Ｎ Ｄゲート２８に人力され、信号ＱＨＱ、
はＡ’ＮＤゲート２９に入力される。これらのグー ）
２８．２９の出力はＮＯ几ゲート３０に入力され、そ
の出力は、前述したサンプリング信号ＳＰとなり、端子
３１に出力される。
次に、まず高■゛Ｇレートが選択された場合を説明する
。この場合、前述したレート切替信号８ｆ は゛ロー″
ルベル（以下６Ｌ″と記す）であり、ゲート２８の出力
はＬ”となるので、ゲート６０にはゲート２９の出力で
ある信号Ｑ１とＱ、の論理積の反転信号、即ち第４図（
ｇ）に示すサンプリンゲイｇ号ＳＰ、が出力される。ま
た、低ＦＧレートが選択された場合は、前記信号Ｓｆは
６ハイ″レベル（以下″Ｈ′″と６己す）となり−、ゲ
ート３０の出力は、ゲート２８とゲート２９の出力を刀
り算して反転した信号が出力さｔしる。即ち信号Ｑ＋、
’＆の論理汗責と１己号Ｑ１．Ｑ２の論理積を刀口具し
て、それを反転した信号ＳＰ２が、出力される。
。この場合、前述したレート切替信号８ｆ は゛ロー″
ルベル（以下６Ｌ″と記す）であり、ゲート２８の出力
はＬ”となるので、ゲート６０にはゲート２９の出力で
ある信号Ｑ１とＱ、の論理積の反転信号、即ち第４図（
ｇ）に示すサンプリンゲイｇ号ＳＰ、が出力される。ま
た、低ＦＧレートが選択された場合は、前記信号Ｓｆは
６ハイ″レベル（以下″Ｈ′″と６己す）となり−、ゲ
ート３０の出力は、ゲート２８とゲート２９の出力を刀
り算して反転した信号が出力さｔしる。即ち信号Ｑ＋、
’＆の論理汗責と１己号Ｑ１．Ｑ２の論理積を刀口具し
て、それを反転した信号ＳＰ２が、出力される。
この信号ＳＰ２は矛４図（ｈ）に示すように元のドＧ゛
信号を周波数２逓倍したサンプリング信号となっている
。
信号を周波数２逓倍したサンプリング信号となっている
。
以上のように、ＦＧレートとして高低レート選択する、
周波数計別装置において、低レート選択時には制御性を
向上させるためにト’Ｇ信号を周波数２逓倍してサンプ
リング信号を形成する。一方、サーボ系のループゲイン
Ｇとサンツーリング１ｇ号８１’の周波数ｆ”ｒ およ
びこのサンプリング信号に基づいた、データ乞計献する
クロックパルスＣＰの周波数ｔｃｐ との関係は、ｃｐ Ｑ ■− で表わされる。そこで、低ＦＧレート選択時のサンプリ
ング周波数ｆ、と高ＦＧレート選択時σ〕サンプリング
周波ｌ ｆ２との比をｆｔ／ Ｌ″Ｎとした時雨モード
でノ飄−ドウェアを共通にすることを狙い、サーボ系の
ループゲインを最適な一部イ東、に保つためには、低Ｆ
Ｇレートモードにお（Ｓては、サンプリング周波数を２
逓倍した事を考慮して、そのクロック周波数として、高
ドｑレートモードの２ハ倍にする必要かある。
周波数計別装置において、低レート選択時には制御性を
向上させるためにト’Ｇ信号を周波数２逓倍してサンプ
リング信号を形成する。一方、サーボ系のループゲイン
Ｇとサンツーリング１ｇ号８１’の周波数ｆ”ｒ およ
びこのサンプリング信号に基づいた、データ乞計献する
クロックパルスＣＰの周波数ｔｃｐ との関係は、ｃｐ Ｑ ■− で表わされる。そこで、低ＦＧレート選択時のサンプリ
ング周波数ｆ、と高ＦＧレート選択時σ〕サンプリング
周波ｌ ｆ２との比をｆｔ／ Ｌ″Ｎとした時雨モード
でノ飄−ドウェアを共通にすることを狙い、サーボ系の
ループゲインを最適な一部イ東、に保つためには、低Ｆ
Ｇレートモードにお（Ｓては、サンプリング周波数を２
逓倍した事を考慮して、そのクロック周波数として、高
ドｑレートモードの２ハ倍にする必要かある。
第５図は、そのためのクロ・ツク分周回路１２の具体的
一実施例で、特に、不実施例ではへ＝５の場合について
、クロックＣＰ０に対し、それを２１５分周シたクロッ
クパルスＣＬ’の形成回路を示している。このクロック
分周回路１２は、Ｔフリップフロップ（以後Ｔ Ｆと記
す） ３２．３３． Ｄフリップフロップ（ＤＦと記す
） ３７．３８．ＮＡＮＤケート３４．ＡＮＩ）ゲート
ｓｓ、ＯＲゲート３９．インバータ６６より構成されて
いる。
一実施例で、特に、不実施例ではへ＝５の場合について
、クロックＣＰ０に対し、それを２１５分周シたクロッ
クパルスＣＬ’の形成回路を示している。このクロック
分周回路１２は、Ｔフリップフロップ（以後Ｔ Ｆと記
す） ３２．３３． Ｄフリップフロップ（ＤＦと記す
） ３７．３８．ＮＡＮＤケート３４．ＡＮＩ）ゲート
ｓｓ、ＯＲゲート３９．インバータ６６より構成されて
いる。
以下、第５図に示したクロック分周回路１２σ）動作を
第６図に示すタイミングチャートにしたかって説明する
。Ｔ Ｆ ３２．３３の出力信号Ｑ３・ｑの初期状態を
”Ｌ”とし、その両信号を入力とするＮＡＮＤゲート３
４の出力信号Ｌ）ＩをＨ”。
第６図に示すタイミングチャートにしたかって説明する
。Ｔ Ｆ ３２．３３の出力信号Ｑ３・ｑの初期状態を
”Ｌ”とし、その両信号を入力とするＮＡＮＤゲート３
４の出力信号Ｌ）ＩをＨ”。
Ｄ ｌｉ’ ３７．３８の出力信号Ｑ、、（、＆をＨ”
とする。
とする。
クロックＣＰｏはＴ ｌ１１３２． Ｄ Ｉ”３７のク
ロック入力及びインバータ３６に入力されるが、ＣＰｏ
の立下りでＴＦ３２の出力は反転し、ＣＰｏの最初の４
周期Ａ点までは、第６図仲）のようにＱ３はクロックＣ
Ｐ０が１／２分周された信号となる。またＴ Ｆ３６の
出力ｑはＴＦ３２の出力Ｑ、の立下りで反転し、Ｑ、が
１／２分周された、（）・）に示すイぎ号となる。
ロック入力及びインバータ３６に入力されるが、ＣＰｏ
の立下りでＴＦ３２の出力は反転し、ＣＰｏの最初の４
周期Ａ点までは、第６図仲）のようにＱ３はクロックＣ
Ｐ０が１／２分周された信号となる。またＴ Ｆ３６の
出力ｑはＴＦ３２の出力Ｑ、の立下りで反転し、Ｑ、が
１／２分周された、（）・）に示すイぎ号となる。
寸だ出力信号Ｑｓ、ＱａはＮＡＮＤゲート３４に人力さ
れ、その出力信号り、は第６図（ニ）にボすように、Ｑ
ｌ、Ｑ、がともにＨ”の時″Ｌ″となる。
れ、その出力信号り、は第６図（ニ）にボすように、Ｑ
ｌ、Ｑ、がともにＨ”の時″Ｌ″となる。
信号Ｄ１はＩＪ Ｆ ３７，３８０Ｄ入力に入力される
。ＤＦ３７の出力信号Ｑ、は信号り、よりクロックＣ）
’０１周期分遅延した（ホ）Ｋ示す信号となる。このＤ
Ｆ３７の出力信号ｑは、信号り、の立ち上り時からクロ
ックＣＰ００１周期の期間即ちＡ〜Ｂの期間″Ｈ”とな
るが、この信号Ｑ、により、Ｔ Ｆ ３２゜３３はリセ
ットされる。したがって、第６図Ｂ点におけるクロック
ＣＰｏの立下り点において、Ｔド３２はまだリセットさ
才ｔだ状態でありｓ Ｑｓは°゛Ｌ”のままである。そ
して、次のＣＰｏの立下り時のＣ点では、ｑは既にＬ″
でＴ１１２はリセット解除されているので、Ｑ、は状態
が反転し、それ以降のＡ′点迄のＱ、はＣＰｏが１／２
分周された信号となる。次の期間Ａ′〜Ｂ′においては
、前述した動作と同様に、蟻が′Ｈ”となりＴ Ｆ ３
２．３３はリセットされる。そ（７て、前述と同様にＢ
″点においてはＱ、はＬ”のままである。したかつてＴ
Ｆ３２の出力信号Ｑ３は、第６図（ロ）に示すようなＣ
Ｐｏの１／２分周を２回、１／６分周を１回ずつ交互に
繰返す信号波形となる。
。ＤＦ３７の出力信号Ｑ、は信号り、よりクロックＣ）
’０１周期分遅延した（ホ）Ｋ示す信号となる。このＤ
Ｆ３７の出力信号ｑは、信号り、の立ち上り時からクロ
ックＣＰ００１周期の期間即ちＡ〜Ｂの期間″Ｈ”とな
るが、この信号Ｑ、により、Ｔ Ｆ ３２゜３３はリセ
ットされる。したがって、第６図Ｂ点におけるクロック
ＣＰｏの立下り点において、Ｔド３２はまだリセットさ
才ｔだ状態でありｓ Ｑｓは°゛Ｌ”のままである。そ
して、次のＣＰｏの立下り時のＣ点では、ｑは既にＬ″
でＴ１１２はリセット解除されているので、Ｑ、は状態
が反転し、それ以降のＡ′点迄のＱ、はＣＰｏが１／２
分周された信号となる。次の期間Ａ′〜Ｂ′においては
、前述した動作と同様に、蟻が′Ｈ”となりＴ Ｆ ３
２．３３はリセットされる。そ（７て、前述と同様にＢ
″点においてはＱ、はＬ”のままである。したかつてＴ
Ｆ３２の出力信号Ｑ３は、第６図（ロ）に示すようなＣ
Ｐｏの１／２分周を２回、１／６分周を１回ずつ交互に
繰返す信号波形となる。
次にＤＦｉの出力信号ｑは１．ｌｔ６図（ト）に示すよ
うにそのＤ入力に入力された信号り、が、インバータ６
６で反転されたクロックＣＰｏにより、クロックＣＰｏ
の半周期分遅延した信号となる。よって、その反転出力
信号部は、（チ）に示す信号波形となり、これはクロッ
クＣＰｏを１１５分周した信号である。一方、ＴＦ３２
の出力信号Ｑ３とＴＦ’３３の出力信号Ｑ４を入力とす
るＡＮＤゲート３５の出力信号Ｄ２は矛６図（す）に示
すような信号波形となり、これもクロックＣＰｏを１１
５分周した信号であるが、信号ｑに対し、みかけ上、１
８０°の位相ずれを有している。したがって、０）ｔゲ
ート３９により、両信号Ｑａ 、 Ｄ２を加算すること
により、矛６図（ヌ）のような、クロ７りＣＰｏに対し
、２１５分周された、クロツクバ〃スＣＰが伺られる。
うにそのＤ入力に入力された信号り、が、インバータ６
６で反転されたクロックＣＰｏにより、クロックＣＰｏ
の半周期分遅延した信号となる。よって、その反転出力
信号部は、（チ）に示す信号波形となり、これはクロッ
クＣＰｏを１１５分周した信号である。一方、ＴＦ３２
の出力信号Ｑ３とＴＦ’３３の出力信号Ｑ４を入力とす
るＡＮＤゲート３５の出力信号Ｄ２は矛６図（す）に示
すような信号波形となり、これもクロックＣＰｏを１１
５分周した信号であるが、信号ｑに対し、みかけ上、１
８０°の位相ずれを有している。したがって、０）ｔゲ
ート３９により、両信号Ｑａ 、 Ｄ２を加算すること
により、矛６図（ヌ）のような、クロ７りＣＰｏに対し
、２１５分周された、クロツクバ〃スＣＰが伺られる。
このクロックパルスＣＰはクロックパルス形成回路１２
内の端子すに出力される。
内の端子すに出力される。
上記クロックパルスＣＰを周Ｖ数升別装置内のデータの
計数に用いることにより、低Ｆ Ｇレート（実施例では
＾ＦＧレートに対し１１５のレート）の周波数２逓倍制
御な実現できる。また、実施例ではＮ＝５の場合を示し
たか、Ｎか奇数のその他の値、例えばＮ ＝ ３．７．
ｑなどの場合でも同様の手段で、低Ｆ Ｇレートモー
ドの２逓借制御が可能である。さらに、本実施例では、
２種類のＦＧレート切替の場合でボしたが、レート切替
数がもっと多い場合でも、本発明の主旨をそれるもので
はない。
計数に用いることにより、低Ｆ Ｇレート（実施例では
＾ＦＧレートに対し１１５のレート）の周波数２逓倍制
御な実現できる。また、実施例ではＮ＝５の場合を示し
たか、Ｎか奇数のその他の値、例えばＮ ＝ ３．７．
ｑなどの場合でも同様の手段で、低Ｆ Ｇレートモー
ドの２逓借制御が可能である。さらに、本実施例では、
２種類のＦＧレート切替の場合でボしたが、レート切替
数がもっと多い場合でも、本発明の主旨をそれるもので
はない。
以上説明したように、本発明によれば、高・低Ｆ Ｇレ
ート切替機能を有する周波数弁別装置において、両レー
トモードで該弁別装置のノへ−ドウェアを共用化できる
とともに低ｌ・′Ｇフレート択時の制御性能を同上でき
る。
ート切替機能を有する周波数弁別装置において、両レー
トモードで該弁別装置のノへ−ドウェアを共用化できる
とともに低ｌ・′Ｇフレート択時の制御性能を同上でき
る。
また不弁明の回路形式はＩＣ化に適しておｑこれをディ
ジタルＩＣとして集積化することにより、周辺回路の削
減、回路の小形化、コスト低減化の効果かある。
ジタルＩＣとして集積化することにより、周辺回路の削
減、回路の小形化、コスト低減化の効果かある。
第１図はモータの速度１ｔＩＩＪ御装置を示すブロック
図、第２図は本発明による周波数弁別装置の一実施例を
示すブロック図、第６図はサンプリングパルス形成回路
の具体的−例を示す回路図、第４図はその動作説明のた
めのタイミングチャート図、第５図はクロックパルス形
成回路の−具体例を示す回路図、第６図はその動作説明
のだめのタイミングチャート図である。 １・・・周波数弁別装置 ８・・・サンプリングパルス形成回路 ９・・・周波数２逓倍切替回路 １１・・・クロックパルス形成回路 １２・・・クロック分周回路 め Ｉの 第３０．よ 第４乙 （る隅（ｓｆ・’Ｈ’−）
図、第２図は本発明による周波数弁別装置の一実施例を
示すブロック図、第６図はサンプリングパルス形成回路
の具体的−例を示す回路図、第４図はその動作説明のた
めのタイミングチャート図、第５図はクロックパルス形
成回路の−具体例を示す回路図、第６図はその動作説明
のだめのタイミングチャート図である。 １・・・周波数弁別装置 ８・・・サンプリングパルス形成回路 ９・・・周波数２逓倍切替回路 １１・・・クロックパルス形成回路 １２・・・クロック分周回路 め Ｉの 第３０．よ 第４乙 （る隅（ｓｆ・’Ｈ’−）
Claims (1)
- 【特許請求の範囲】 １、 周波数弁別すべき入力信号の周波数を複数選選択
できるようにしたディジタル形の周波数弁別装置におい
て、第１のト″Ｇレートモードに対し、そ１しより低レ
ートの第２０Ｆ Ｇレートモードのソート比を１／Ｎ
（Ｎは６以上の奇数）とした時、前記第２０ＦＧレート
モードにおいて、幹Ｆ Ｇ信号に基づいて生成する周波
数弁別のためのサンプリング信号を周波数２逓倍する手
段を有し、かつ前記第１のドＧレートモードのＦＧ信信
号周数数関連したデータを計数するための第１のクロッ
クに対し該第１のクロ７りを２β分周して第２のクロッ
クを生成する手段を有し、該第２のクロックでＭｉＪ記
第２ Ｑ） ＦＧレートモードのドｑ信号周波舷に関連
したデータを計数して周波数弁別を行うことを特徴とす
る周波数弁別装置。 ２、上記第１のクロックに丞づき、ソレヲ１７Ｎに分周
する手段と、その出力に対し１８０度の位相差の信号を
形成する手段を有し、これら各出力より上記第２のクロ
ックを生成するように構成したことを特徴とする特許請
求範囲
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007165A JPS60152277A (ja) | 1984-01-20 | 1984-01-20 | 周波数弁別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007165A JPS60152277A (ja) | 1984-01-20 | 1984-01-20 | 周波数弁別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60152277A true JPS60152277A (ja) | 1985-08-10 |
| JPH0519395B2 JPH0519395B2 (ja) | 1993-03-16 |
Family
ID=11658462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007165A Granted JPS60152277A (ja) | 1984-01-20 | 1984-01-20 | 周波数弁別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152277A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003284395A (ja) * | 2002-03-20 | 2003-10-03 | Denso Corp | 車両用交流発電機装置及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05156585A (ja) * | 1991-12-09 | 1993-06-22 | Sumitomo Heavy Ind Ltd | 製紙機械におけるパルプ洗浄装置 |
-
1984
- 1984-01-20 JP JP59007165A patent/JPS60152277A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003284395A (ja) * | 2002-03-20 | 2003-10-03 | Denso Corp | 車両用交流発電機装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0519395B2 (ja) | 1993-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539600B2 (ja) | タイミング発生装置 | |
| US4857866A (en) | Phase-locked loop having elongated time for charge and discharge | |
| JPS6338584Y2 (ja) | ||
| JP2964912B2 (ja) | デジタルｐｌｌ | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| JPS58121827A (ja) | パルス発生回路 | |
| JPH01166634A (ja) | ディジタルデータセパレータ | |
| JPH04150382A (ja) | 自動周波数制御回路 | |
| JPS59147532A (ja) | 検波回路 | |
| JPH0519395B2 (ja) | ||
| JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
| JPH0884071A (ja) | 完全２次系ｄｐｌｌおよびそれを用いたデスタッフ回路 | |
| US3739351A (en) | Phase control circuits | |
| SU1443173A1 (ru) | Устройство фазовой автоподстройки частоты | |
| KR0184186B1 (ko) | 디지탈처리 위상동기루프의 위상 검출장치 | |
| SU922708A1 (ru) | Цифровой адаптивный синхронизатор | |
| JPH0445307Y2 (ja) | ||
| JPH07101845B2 (ja) | デジタルフェーズロックループ装置 | |
| SU1312740A1 (ru) | Цифровое устройство управлени трехфазным мостовым инвертором | |
| JPH0666667B2 (ja) | 検波回路及びこれを用いた装置 | |
| JPH01123526A (ja) | デジタルフェーズロックループ装置 | |
| RU2052901C1 (ru) | Устройство передачи асинхронной информации | |
| SU1381589A1 (ru) | Устройство выделени данных при воспроизведении информации на подвижном магнитном носителе | |
| JPH0831850B2 (ja) | フレ−ム同期クロツク作成回路 | |
| JPS60116253A (ja) | ビット同期装置 |