JPS60153549A - 状態履歴記憶装置 - Google Patents
状態履歴記憶装置Info
- Publication number
- JPS60153549A JPS60153549A JP59009542A JP954284A JPS60153549A JP S60153549 A JPS60153549 A JP S60153549A JP 59009542 A JP59009542 A JP 59009542A JP 954284 A JP954284 A JP 954284A JP S60153549 A JPS60153549 A JP S60153549A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- storage device
- signal line
- state history
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、情報処理システムにおける状態履歴記憶装置
の記憶開始方法に関するものである。
の記憶開始方法に関するものである。
゛従来技術
従来、こめ種の状″態１歴記憶装置は、同期信号カウン
タを持たないため、状態履歴記憶開始あるいは終了の契
機となる信号の与え方のみしか選択できなかつ友。した
がって、状態履歴を採取する時期を変更するためには、
前記の信号を変更しなければならないという欠点があっ
た。
タを持たないため、状態履歴記憶開始あるいは終了の契
機となる信号の与え方のみしか選択できなかつ友。した
がって、状態履歴を採取する時期を変更するためには、
前記の信号を変更しなければならないという欠点があっ
た。
発明の目的
氷発明の目的は、外部より同期信号カウンタに設定する
蓮延カウンタ値を変更するだけで、状態履歴の採取開始
時点を変更できるようにすることによ抄、上記欠点を解
決し、記憶装置の容量に関係なく、遅延カラン１−１ｆ
［ｔ−変更しながら同一状態を再現させることにより、
必要な状態履歴が簡単に得られるようにし良状態履歴記
憶装置を提供することにある。
蓮延カウンタ値を変更するだけで、状態履歴の採取開始
時点を変更できるようにすることによ抄、上記欠点を解
決し、記憶装置の容量に関係なく、遅延カラン１−１ｆ
［ｔ−変更しながら同一状態を再現させることにより、
必要な状態履歴が簡単に得られるようにし良状態履歴記
憶装置を提供することにある。
発明の構成
、記憶装置と、前記記憶装置に書込むアドレスを保持す
るメモリカウンタと、前記記憶装置に書込む状態情報を
選択する選択回路と、前記の記憶装置とメモリカウンタ
と選択回路とｆ：制御する制御回路とからなる状態履歴
記憶装置において、外部装置からの同期信号をカウント
する同期信号カウンタを設け、この同期信号カウンタに
外部からの遅延カウント（ｖＬｔ−設定し、前記制御回
路が外部からの状態履歴記憶開始条件を検出すると、あ
らかじめ前記同期信号カウンタに設定された遅延カウン
ト値に等しい回数の同期信号を前記同期信号カウンタが
カウントし友ときの前記メモリカウンタで示される記憶
装置のアドレスに前記選択回路出力の書込＋を開始し、
以後前記同期信号の入力に従って前記記憶装置に順次書
込み、前記記憶装置の全アドレスに書込むことによって
書込みを終了する構成を採用するものである。
るメモリカウンタと、前記記憶装置に書込む状態情報を
選択する選択回路と、前記の記憶装置とメモリカウンタ
と選択回路とｆ：制御する制御回路とからなる状態履歴
記憶装置において、外部装置からの同期信号をカウント
する同期信号カウンタを設け、この同期信号カウンタに
外部からの遅延カウント（ｖＬｔ−設定し、前記制御回
路が外部からの状態履歴記憶開始条件を検出すると、あ
らかじめ前記同期信号カウンタに設定された遅延カウン
ト値に等しい回数の同期信号を前記同期信号カウンタが
カウントし友ときの前記メモリカウンタで示される記憶
装置のアドレスに前記選択回路出力の書込＋を開始し、
以後前記同期信号の入力に従って前記記憶装置に順次書
込み、前記記憶装置の全アドレスに書込むことによって
書込みを終了する構成を採用するものである。
実ｉ例
次に本発明の実施例につ騒て図面ｔ−参照して詳細に説
明する。
明する。
本発明の実施例を示す＠１図において９本実施例の状態
履歴記憶装置は、制御回路１と、同期信号カウンタ２と
５選択回路３と、メモリカウンタ４と、記憶装置５とか
ら構成され、 ｉｄＪ御情報線１０と、同期信号線２ｏ
と、状態情報線３ｏと。
履歴記憶装置は、制御回路１と、同期信号カウンタ２と
５選択回路３と、メモリカウンタ４と、記憶装置５とか
ら構成され、 ｉｄＪ御情報線１０と、同期信号線２ｏ
と、状態情報線３ｏと。
カウント終了信号線４０と、カウンタ制御信号線５′０
と、記憶装置制御信号線６０と、メモリカウンタ制御債
号線７０と、メモリアドレス信号線８０と、メモリ書込
み信号線９０と、１択回路制御信号線１００と、カウン
タ設定信号線１１０と。
と、記憶装置制御信号線６０と、メモリカウンタ制御債
号線７０と、メモリアドレス信号線８０と、メモリ書込
み信号線９０と、１択回路制御信号線１００と、カウン
タ設定信号線１１０と。
メモリカウンタオーバフロー信号５１２０とがそれぞれ
前記回路に結ばれている。
前記回路に結ばれている。
次に！１１ｇ１図を参照しながら１本実施例の動作につ
いて説明する。
いて説明する。
カウンタ設定信号線１１０上のカウンタ設定信号は、書
込みデータ信号と書込み制御信号（図示していない）と
からなり、状態履歴記憶を開始させる前に、書込みデー
タ信号に遅延カウント値を設定し、書込み制御信号によ
り書込みを指示することによシ同期信号カウンタ２咳遅
延カウント値を設定する。
込みデータ信号と書込み制御信号（図示していない）と
からなり、状態履歴記憶を開始させる前に、書込みデー
タ信号に遅延カウント値を設定し、書込み制御信号によ
り書込みを指示することによシ同期信号カウンタ２咳遅
延カウント値を設定する。
次に制御情報＃ｌＯｔ介して制御回路１に状態履歴記憶
開始条件を与えると、制御回路ｌは、同期信号カウンタ
２にカウンタ制御信号線５０を介して同期信号＄２０上
の同期信号の回数のカウント金開始させる。、同期信号
カウンタ２は設定された回数の同期信号線２９上の同期
信号をカウントすると、カウント終了信号線４０ｔ−介
して制御回路ｌにカウント終了を報告する。
開始条件を与えると、制御回路ｌは、同期信号カウンタ
２にカウンタ制御信号線５０を介して同期信号＄２０上
の同期信号の回数のカウント金開始させる。、同期信号
カウンタ２は設定された回数の同期信号線２９上の同期
信号をカウントすると、カウント終了信号線４０ｔ−介
して制御回路ｌにカウント終了を報告する。
制御回路ｌはカウント終了の報告を受けとると、メモリ
カウンタ４をメモリカウンタ制御信号線７０ｔ−介して
ＯＩ′に設定し、選択回路３は選択制御信号線１００上
の選択制御信号によシ、あらかじめ定められた方法で状
態情報線３０上の状態情報を選択し、書込み信号線９０
に出力する。制御回路１は、メモリアドレス信号線８ｏ
で示される記憶装置５のアドレスに、書込み信号線９ｏ
上の書込みデータを記憶装置制御信号ａ６ｏ上の書込み
制御信号により書込み、メモリカウンタ４金メモリ力ウ
ンタ制御信号線７ｏ上の加算指示信号によりｌだけ加算
する。
カウンタ４をメモリカウンタ制御信号線７０ｔ−介して
ＯＩ′に設定し、選択回路３は選択制御信号線１００上
の選択制御信号によシ、あらかじめ定められた方法で状
態情報線３０上の状態情報を選択し、書込み信号線９０
に出力する。制御回路１は、メモリアドレス信号線８ｏ
で示される記憶装置５のアドレスに、書込み信号線９ｏ
上の書込みデータを記憶装置制御信号ａ６ｏ上の書込み
制御信号により書込み、メモリカウンタ４金メモリ力ウ
ンタ制御信号線７ｏ上の加算指示信号によりｌだけ加算
する。
以後制御回路ｌは、同期信号８２０上の同期信号を受取
ると、記憶装置５のメモリアドレス信号ａ８０で示され
るアドレスに、書込み信号線９゜上の選択され良状態情
報を書込み、メモリカウンタ４ｔ’ｌだけ加算するとい
う動作を繰返す。
ると、記憶装置５のメモリアドレス信号ａ８０で示され
るアドレスに、書込み信号線９゜上の選択され良状態情
報を書込み、メモリカウンタ４ｔ’ｌだけ加算するとい
う動作を繰返す。
メモリカウンタ４における加算でオーバ７０−が発生す
ると、メモリカウンタオーバフロー信号線１２０ ？介
して制御回路ｌにオーバ７ ｏ−ｆ報告し、制御回路ｌ
は、メモリカウンタ、オーバフローが報告されると、記
憶装置５の全アドレスに書込んだと認識し、以後同期信
号線２ｏ上の同期信号を受取っても、書込み動作を行わ
ず、状態履歴の記憶を停止する。
ると、メモリカウンタオーバフロー信号線１２０ ？介
して制御回路ｌにオーバ７ ｏ−ｆ報告し、制御回路ｌ
は、メモリカウンタ、オーバフローが報告されると、記
憶装置５の全アドレスに書込んだと認識し、以後同期信
号線２ｏ上の同期信号を受取っても、書込み動作を行わ
ず、状態履歴の記憶を停止する。
状態履歴記憶が停止した状態で、ＩＩＩ制御信号線１０
１Ｆ−介して続出しが指定されると、制御回路１は、メ
モリカウンタ４をメモリカウンタ制御信号線７０を介し
てＯＩに設定し、記憶装置制御信号線６０上の読出し制
御信号によシ記憶装置５の内容を順次読出し、信号線１
３０上に出力する。
１Ｆ−介して続出しが指定されると、制御回路１は、メ
モリカウンタ４をメモリカウンタ制御信号線７０を介し
てＯＩに設定し、記憶装置制御信号線６０上の読出し制
御信号によシ記憶装置５の内容を順次読出し、信号線１
３０上に出力する。
以上に本実施例の動作について述べたが、同期信号カウ
ンタに設定する遅延カウント値を記憶装置の容量分に見
合うカウント値の整数倍だけずらして、次々と上記の記
憶と読出しと全繰返えし実施することによって、限られ
た記憶装置の存置にか＼わらず状態積層記憶開始条件を
変更することなく、容易に必要な状態履歴が得られると
いう効果がある。
ンタに設定する遅延カウント値を記憶装置の容量分に見
合うカウント値の整数倍だけずらして、次々と上記の記
憶と読出しと全繰返えし実施することによって、限られ
た記憶装置の存置にか＼わらず状態積層記憶開始条件を
変更することなく、容易に必要な状態履歴が得られると
いう効果がある。
発明の効果
以上に説明したように１本発明によれば、外部から設定
可能な遅延カウンタを設けることによシ、必要な状態履
歴が容易に採取できるという効果がある。
可能な遅延カウンタを設けることによシ、必要な状態履
歴が容易に採取できるという効果がある。
ｉｌ１図は本発明の一実施例を示すブロック図である。
ｌ・・・・・・制御回路、２・・・・・・同期信号カウ
ンタ、３・・・・・・選択回路、４・・・・・・メモリ
カウンタ、５・・・・・・記憶装置、１０・・・・・・
制御情報線、２０・・・・・・同期信号線、３０・・・
・・・状態情報線、４０・・・・・・カウント終了信号
線、５０・・・・・・カウンタ制御信号線、６０・・・
・・・記憶装置制御信号線、７０・・・・・・メモリカ
ウンタ制御信号線、８０・・・・・・メモリアドレス信
号線、９０・・・・・・書込み信号線、１００・・・・
・・選択回路制御信号ＬＩＩＯ・・・・・・カウンタ設
定信号線、１２０・・・・・・メモリカウンタオーバフ
０−信号線％ １３０・・・・・・読出し信号線。
ンタ、３・・・・・・選択回路、４・・・・・・メモリ
カウンタ、５・・・・・・記憶装置、１０・・・・・・
制御情報線、２０・・・・・・同期信号線、３０・・・
・・・状態情報線、４０・・・・・・カウント終了信号
線、５０・・・・・・カウンタ制御信号線、６０・・・
・・・記憶装置制御信号線、７０・・・・・・メモリカ
ウンタ制御信号線、８０・・・・・・メモリアドレス信
号線、９０・・・・・・書込み信号線、１００・・・・
・・選択回路制御信号ＬＩＩＯ・・・・・・カウンタ設
定信号線、１２０・・・・・・メモリカウンタオーバフ
０−信号線％ １３０・・・・・・読出し信号線。
Claims (1)
- 記憶装置と、前記記憶装置に書込むアト°レスを保持す
るメモリカウンタと、前記記憶装置に書込む状態情報を
選択する選択回路と、前記の記憶装置とメモリカウンタ
と選択回路とを制御す□る制御回路とからなる状態履歴
記憶装置において、外部装置からの同期信号をカウント
する同期信号カウンタを設け、この同期信号カウンタに
外部からの遅延カウント値を設定し、前記制御回路が外
部から゛の状態履歴記憶開始条件を検出すると、あらか
じめ前記同期信号カウンタに設定された遅延カウント値
に等しい回数の同期信号を前記同期信号カウンタがカウ
ントしたときの前記メモリカウンタで示される記憶装置
のアドレスに前記選択回路出力の書込みを開始し、以後
前記同期信号□の入力に従って前記記憶装置に順次書込
み、前記記憶装置の全アトＪスに書込むことによ−て書
込みを終了することｊ−４微とする状態履歴記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009542A JPS60153549A (ja) | 1984-01-24 | 1984-01-24 | 状態履歴記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009542A JPS60153549A (ja) | 1984-01-24 | 1984-01-24 | 状態履歴記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60153549A true JPS60153549A (ja) | 1985-08-13 |
Family
ID=11723154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59009542A Pending JPS60153549A (ja) | 1984-01-24 | 1984-01-24 | 状態履歴記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153549A (ja) |
-
1984
- 1984-01-24 JP JP59009542A patent/JPS60153549A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0433029A (ja) | メモリ装置とその駆動方法 | |
| JPS60153549A (ja) | 状態履歴記憶装置 | |
| JPS58115673A (ja) | 記憶情報制御方式及び装置 | |
| JPS61292298A (ja) | メモリ回路 | |
| JP2659222B2 (ja) | メモリ回路 | |
| US5373464A (en) | CCD array memory device having dual, independent clocks of differing speeds | |
| JP2595707B2 (ja) | メモリ装置 | |
| JP3105584B2 (ja) | シリアル・パラレル信号変換回路 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPS6069722A (ja) | タイミング調整方法 | |
| JPH0290795A (ja) | 時分割スイッチ制御装置 | |
| JPH0129639Y2 (ja) | ||
| JPH03224041A (ja) | 外部接続ｒａｍの容量認識方法 | |
| JPS59172852A (ja) | 多数決判定回路 | |
| JPS6031040B2 (ja) | メモリ用集積回路装置 | |
| JPS58170047U (ja) | 自動選択演奏装置の選曲変更回路 | |
| JPH0542756B2 (ja) | ||
| JPH0486047A (ja) | 優先処理機能付バッファ回路 | |
| JPH03278393A (ja) | 半導体記憶装置 | |
| JPS6323296A (ja) | 記憶装置 | |
| JPS60696A (ja) | 半導体メモリ | |
| JPS6145370A (ja) | デ−タ処理装置におけるバツフアメモリ装置 | |
| JPH02214099A (ja) | ポインタリセット方式 | |
| JPH05191467A (ja) | データパッキング処理装置 | |
| JPH034938B2 (ja) |