JPH034938B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、計算機の記憶制御方式、特に記憶
素子のアクセスタイムの情報を主記憶装置から受
取るようにして、該記憶素子のアクセスタイムの
変更が容易に行われるようにした前記方式に関す
るものである。

従来の記憶制御方式にあつては、記憶装置の所
定の記憶単位（バンク）にアクセス要求を送出し
たあと、同じバンクに対する次のアクセス要求の
送出が可能となるまでの時間、即ち、記憶素子の
アクセス時間に対応する時間を記憶制御装置中に
固定しておいて、所定のバンクにアクセス要求が
送出されたあと、上記時間だけ、この同じバンク
に対する次のアクセス要求の送出を抑止するよう
に制御されるようになつていた。このために、主
記憶装置の素子のアクセス時間が変わつたり、素
子自体の種類が変更されたりした場合、上記アク
セス要求送出抑止時間の値を変更するためには、
記憶制御装置の論理を変更して新しい値を設定す
る必要があり、また、素子の変更の際には、主記
憶装置と記憶制御装置との双方を変更しなければ
ならないという問題点があつた。

この発明は、上記の問題点を解決するためにな
されたものであり、その目的は、複数のアクセス
要求制御装置が、複数のバンクからなる記憶装置
をアクセスする際に、バンク閉塞クロツク数を示
すレベル信号を主記憶装置より記憶制御装置に送
出し、そのクロツク数時間だけアクセス要求の送
出を抑止するように制御することによつて、主記
憶装置の素子のアクセス時間の変化、または素子
自体の変更に対応して、アクセス要求の送出を抑
止する時間を容易に変更することのできる記憶制
御方式を提供することにある。

即ち、この発明は、記憶制御方式において、複
数のアクセス要求制御装置が、複数のバンクから
なる記憶装置を高速度で逐次アクセスするとき
に、アクセス要求処理装置は、アクセス要求の種
類によつて異なるバンク閉塞のクロツク数を示す
信号（バンク閉塞時間信号）を主記憶装置から受
取り、アクセス要求制御装置から受取つたアクセ
ス要求を主記憶装置に送出すると、その後の主記
憶装置のバンク閉塞状態を模擬し、主記憶装置へ
送出されたアクセス要求の種類によつて、上記バ
ンク閉塞時間信号で示されるクロツク数だけ、ア
クセス要求のされたバンクに対して次のアクセス
要求を送出しないように制御する記憶制御方式に
関するものである。

以下、添付図面に即して、この発明の実施例を
説明する。

第１図は、計算機システムの主要部を示すもの
であつて、これは、演算装置１０、複数の（この
例では４個）アクセス要求制御装置２０，２１，
２２，２３、記憶制御装置３０、記憶装置４０を
有しており、この記憶装置４０は、夫々独立にア
クセスすることのできる複数の（この例では４
個）バンク４００，４０１，４０２，４０３から
なつている。

第２図には、アクセス要求制御装置２０が示さ
れており、これはデータバツフア２００とアドレ
ス発生部２０１とを有しており、データバツフア
２００には、記憶装置４０から読出されたデータ
が格納されるようになつている。アクセス要求制
御装置２１，２２はこの装置２０と同一構造のも
のであり、また、アクセス要求制御装置２３は、
データバツフアから記憶装置４０にデータを格納
するようにされている点を除いて、この装置２０
と同一構造のものである。

第３図には、この発明による記憶制御装置３０
が概略的に示されている。アクセス要求スタツク
装置３００，３０１，３０２，３０３が、アクセ
ス要求制御装置２０，２１，２２，２３に夫々対
応して設けられている。例えば、アクセス要求制
御装置２０は、アクセス要求スタツク装置３００
に対して、アクセス要求とアドレス情報とを送出
する。アクセス要求スタツク装置３００について
みると、この装置は、送出されたアクセス要求
を、その送出された順にスタツク３００Ａにスタ
ツクし、その順にしたがつてアクセス要求処理装
置３１０Ａに送出する。他のアクセス要求スタツ
ク装置３０１，３０２，３０３も同様な動作をす
る。アクセス要求処理装置３１０は、各アクセス
要求スタツク装置から受取つたアクセス要求の優
先順位にしたがつて、いずれか１個のアクセス要
求を選択し、そのアクセス要求を、そのアクセス
要求がもつているアドレス情報に対応するバンク
に対して送出する。その時、当該選択されたアク
セス要求がどのアクセス要求制御装置からのもの
であるかを指示する番号（アクセス要求制御装置
番号）をシフトレジスタ回路３１０Ａにセツトす
る。実際にアクセスが行われると、例えばｎクロ
ツク後にデータが読出されてくる。アクセス要求
処理装置３１０は、シフトレジスタ回路３１０Ａ
にセツトされたアクセス要求制御装置番号を順次
シフトしてｎクロツク後に、アクセス要求制御装
置番号で指示されるアクセス要求制御装置のデー
タレジスタに読出されたデータをセツトする。こ
のような方式のため、アクセス要求と読出しデー
タの順が狂うようなことはない。

第４図には、この発明によるアクセス要求制御
装置２０，２１，２２，２３が記憶装置４０をア
クセスする実施例が示されている。

アクセス要求制御装置２０は、アクセス要求ス
タツク装置３００に対してアクセス要求を送出す
る。他のアクセス要求制御装置２１，２２，２３
についても、同様にして、夫々に対応するアクセ
ス要求スタツク装置３０１，３０２，３０３に対
してアクセス要求を送出する。このアクセス要求
は、有効ビツト、アドレス情報、アクセス要求の
種類、の情報からなるものである。各々のアクセ
ス要求スタツク装置は、アクセス要求を受取つた
順にスタツクし、同じ順でアクセス要求処理装置
にセツトする。セツト信号は制御部（アクセス要
求スタツク装置３００の場合は３００Ｂ）で作成
される。ここで、アクセス要求スタツク装置３０
０にスタツクされたアクセス要求を例にとつて説
明する。

制御部３００Ｂがセツト信号を出すと、その時
にスタツク３００Ａに格納されているアクセス要
求の最も古いものがラツチ３１０Ｂと３１１Ｂに
セツトされる。ラツチ３１０Ｂにはアクセス要求
の有効ビツトとアドレス情報、ラツチ３１１Ｂに
はアクセス要求の種類の情報がセツトされる。ラ
ツチ３１０Ｂにセツトされたアクセス要求は、ア
クセス要求抑止論理３１０Ｍを通り、ここで抑止
されなかつたアクセス要求は後述される優先順位
決定論理３１０Ｑに入る。他のアクセス要求スタ
ツク装置にスタツクされたアクセス要求について
も、同様の処理がなされる。

優先順位決定論理３１０Ｑ内では、各々のアク
セス要求スタツク装置から送出されたアクセス要
求の間の優先順位を決定して、１個のアクセス要
求を選択し、これをラツチ３１０Ｆにセツトす
る。ラツチ３１０Ｆにセツトされるものは。選択
されたアクセス要求の有効ビツト、アドレス情
報、そのアクセス要求の送出先のアクセス要求ス
タツク装置の番号（アクセス要求スタツク装置番
号）である。ラツチ３１１Ｂ、３１１Ｃ，３１１
Ｄ，３１１Ｅの中で、優先順位決定論理３１０Ｑ
で決定されたアクセス要求スタツク装置番号に対
応するものが選択され、この内容（アクセス要求
の類の情報）がラツチ３１０Ｃにセツトされる。
ラツチ３１０Ｆにセツトされたアクセス要求は、
その有効ビツトが「１」であるとき、そのアドレ
ス情報によつて対応するバンクに対して送出させ
る。また、アクセス要求スタツク装置番号によつ
て、その対応するアクセス要求スタツク装置に、
該アクセス要求スタツク装置から送出されたアク
セス要求が選択されたことを指示する信号を送出
する。例えば、ラツチ３１０Ｆにセツトされたア
クセス要求が、アクセス要求スタツク装置３００
から送出されたものであれば、アクセス要求スタ
ツク装置３００に対して、該アクセス要求スタツ
ク装置から送出されたアクセス要求が選択された
ことを指示する信号５０を送出する。アクセス要
求スタツク装置３００の制御部３００Ｂは、信号
５０を受取ると、次のアクセス要求をアクセス要
求処理装置３１０に対して送出する。

ここで問題となるのは、ラツチ３１０Ｆにセツ
トされたアクセス要求が送出されたバンクは、ア
クセスされている時間だけ、次のアクセス要求が
受付けられない状態になることである。この、１
個のアクセス要求が送出されてから、次のアクセ
ス要求を受付けることのできない時間を、バンク
閉塞時間とよぶ。バンク閉塞時間は、アクセスの
種類（「読出し」，「全面書込み」，「部分書込み」
等）によつて異なるものである。このバンク閉塞
時間の間、次のアクセス要求の処理を抑止するこ
とが、この発明の主眼とするところである。

第４図に関する説明の便のため、アクセス要求
の種類としては「読出し」、「全面書込み」および
「部分書込み」の３個があり、それらに対応する
バンク閉塞時間は、夫々に、１クロツク、Ｊクロ
クおよびＫクロツでもあるものとする。記憶装置
４０は、上記バンク閉塞クロツク数−１，即ち、
Ｉ−１，Ｊ−１およびＫ−１の数値を表わすレベ
ル信号（時間とともに変化しない信号）５３をア
クセス要求処理装置３１０に送出する。信号３３
をバンク閉塞クロツク数信号と呼ぶことにする。
バンク閉塞クロツク数信号５３は、計算機システ
ムが作動中の時には、常は送出されている。この
信号５３は、カウンタ初期値作成論理３１０Ｒに
入る。またアクセス要求処理装置３１０は、バン
ク０，１，２，３に対応して、バンク閉塞時間を
模擬するカウンタ３１０Ｈ，３１０Ｊ，３１０
Ｋ，３１０Ｌを有している。ラツチ３１０Ｇに
は、ラツチ３１０Ｆにセツトされたアクセス要求
の種類の情報がセツトされている。いま、ラツチ
３１０Ｇにセツトされている情報が「読出し」で
あり、ラツチ３１０Ｆにセツトされているアクセ
ス要求がバンク０に対するものであつたとする。

カウンタ初期値作成論理３１０Ｒは、バンク閉
塞クロツク数信号５３から「読出し≫に対応する
Ｉ−１を選択して、カウンタ３１０Ｈ〜３１０Ｌ
に対して送出する。ラツチ３１０Ｆにセツトされ
ているアドレス情報により、バンク０に対応する
カウンタ３１０Ｈ中のラツチ３１０Ｉに上記の値
Ｉ−１をセツトする。カウンタ３１０Ｈは、「ラ
ツチ３１０Ｉの値が０でない」ことを指示する信
号５１（バンク０閉塞信号Ａ）をアクセス要求抑
止論理３１０Ｍ，３１０Ｎ，３１０Ｏ，３１０Ｐ
に対して送出する。また、ラツチ３１０Ｆから
は、直接的に、アクセス要求抑止論理３１０Ｍ，
３１０Ｎ，３１０Ｏ，３１０Ｐに対して、１クロ
ツク間、Ｏバンクにアクセス要求を送出したこと
を指示する信号５２（バンク０閉塞信号Ｂ）を送
出する。アクセス要求抑止論理３１０Ｍ，３１０
Ｎ，３１０Ｏ，３１０Ｐは、信号５１，５２のい
ずれかが「１」であるとき、ラツチ３１０Ｂ，３
１０Ｃ，３１０Ｄ，３１０Ｅに夫々セツトされて
いるアクセス要求がバンク０に対するものであれ
ば、これを抑止して優先順位決定論理３１０Ｑに
入れないようにする。このようにすることによつ
て、ラツチ３１０Ｆにセツトされたアクセス要求
がバンク０に送された後のＩクロツクは、バンク
０に対する次のアクセス要求が送出されることは
ない。

第５図は、この発明による方式の動作を説明す
るためのタイムチヤートであり、より詳細には、
ラツチ３１０Ｂ，３１１Ｂにはバンク０に対する
アクセス要求１、ラツチ３１０Ｃ，３１１Ｃには
バンク０に対するアクセス要求２、そして、ラツ
チ３１０Ｄ，，３１１Ｄにはバンク１に対するア
クセス要求３がセツトされている場合についての
タイムチヤートである。

タイミングTOにおいて、優先順位決定論理３
１０Ｑにより、アクセス要求１，２および３の中
のアクセス要求１がとられたものとする。タイミ
ングＴ１では、ラツチ３１０Ｆに対してアクセス
要求１の有効ビツトとアドレス情報とが、また、
ラツチ３１０Ｇに対してアクセス要求１のアクセ
スの種類（例えば（「読出し」）がセツトされる。
このタイミングＴ１で、ラツチ３１０Ｆにセツト
されたアクセス要求１がバンク０に対して送出さ
れる。アクセス要求１はバンク０に対してのもの
であるため、信号５２は、１クロツク間、「１」
になる。このために、タイミングＴ１において
は、バンク０に対するアクセス要求２は抑止さ
れ、優先順位決定論理３１０Ｑに入ることはな
く、このタイミングにおいてはアクセス要求３に
のみが入ることとなる。タイミングＴ２において
は、アクセス要求３がラツチ３１０Ｆにセツトさ
れ、このアクセス要求３はバンク１に送出され
る。タイミングＴ１でラツチ３１０Ｇにセツトさ
れた情報から、カウンタ初期値作成論理３１０Ｒ
は、バンク閉塞クロツク数信号５３から「読出
し」に対するバンク閉塞クロツク数−１を選択し
（「読出し」に対するバンク閉塞クロツク数を、例
えば３とする）、ラツチ３１０Ｉに２をセツトす
る。ラツチ３１０Ｉの値は１クロツクごとに１ず
つ減少し、タイミングＴ４において０になる。し
たがつて、タイミングＴ２，Ｔ３の２クロツク間
は信号５１は「１」になり、バンク０に対するア
クセス要求２は、優先順位決定論理３１０Ｑに入
ることはない。タイミングＴ４において信号５１
が「０」になるため、優先順位決定論理３１０Ｑ
にアクセス要求２が入り、タイミングＴ５でラツ
チ３１０Ｆにセツトされて、バンク０に送出され
ることとなる。

この発明の方式により、あるバンクがアクセス
要求によつて閉塞している期間（第５図の例で
は、３クロツク）は、次のアクセス要求が当該バ
ンクに送出されることはない。ここで、バンク閉
塞クロツク信号は、数ビツトからなるレベル信号
であるために、その信号値を変更させるのは容易
なことである。したがつて、この発明の方式によ
れば、記憶装置中の素子のアクセス時間を変更す
る際等に、数ビツトのレベル信号の値を変更する
だけでよいという効果があるものである。

以上説明してきたように、この発明によれば、
アクセス要求の種類に対応するバンク閉塞クロツ
ク数を、その値を任意に変更させることのできる
数ビツトのレベル信号を用いて、記憶装置から記
憶制御装置へと伝えるようにされており、該信号
の値を変えるのみで、同一バンクへのアクセス要
求を送出させる時間間隔を調節することができ
る。そのため、記憶装置の素子のアクセス時間の
変化、または素子の種類自体の変更に対応して、
上記信号の値を変更させるだけで、記憶制御装置
の論理を変更することなしに、その制御を変更で
きるという著しい効果があるものである。

【図面の簡単な説明】

第１図は、この発明が適用される計算機システ
ムの主要部を示すブロツク図、第２図は、第１図
のシステムで用いられるアクセス要求制御装置の
概略図、第３図は、第１図のシステムで用いられ
る記憶制御装置の概略図、第４図は、この発明に
よる記憶制御方式の詳細図、第５図は、第４図の
方式の動作を説明するためのタイムチヤートであ
る。 １０：演算装置、２０〜２３：アクセス要求制
御装置、３０：記憶制御装置、４０：記憶装置、
４００〜４３０：バンク、３００〜３０３：アク
セス要求スタツク装置、３１０：アクセス要求処
理装置、３１０Ｍ〜３１０Ｐ：アクセス要求抑止
論理、３１０Ｑ：優先順位決定論理、３１０Ｒ：
カウンタ初期値作成論理、３１０Ｈ〜３１０Ｌ：
カウンタ、５３：バンク閉塞クロツク数信号。

Claims (1)

【特許請求の範囲】
1. １ 複数のアクセス要求制御装置が互いに独立に
   アクセス要求を発生し、互いに独立にアクセス可
   能な複数の記憶単位からなる記憶装置に対して、
   該各記憶単位がアクセス可能であるときに前記ア
   クセス要求を送出するようにされた記憶制御方式
   において、前記各アクセス要求制御装置から送出
   されたアクセス要求の有効ビツト、アドレス情
   報、アクセス要求の種類の情報がセツトされる複
   数のラツチ、該ラツチにセツトされた情報に基づ
   いて前記各記憶単位の状態を模擬するカウンタ、
   前記ラツチにセツトされたアクセス要求間での優
   先順位決定手段を備え、前記各記憶単位の、アク
   セス要求の種類によつて異なる閉塞クロツク数の
   情報を前記記憶装置から受取り、該クロツク数だ
   け、前記カウンタにより前記ラツチにセツトされ
   たアクセス要求を前記優先順位決定手段に入れる
   ことを抑止し、前記各記憶単位の閉塞にはアクセ
   ス要求を送出しないようにすることを特徴とする
   記憶制御方式。