JPH03224041A - 外部接続ｒａｍの容量認識方法 - Google Patents
外部接続ｒａｍの容量認識方法Info
- Publication number
- JPH03224041A JPH03224041A JP2018079A JP1807990A JPH03224041A JP H03224041 A JPH03224041 A JP H03224041A JP 2018079 A JP2018079 A JP 2018079A JP 1807990 A JP1807990 A JP 1807990A JP H03224041 A JPH03224041 A JP H03224041A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- address
- memory capacity
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000013500 data storage Methods 0.000 claims description 3
- 230000000977 initiatory effect Effects 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、音声固体録音再生ＩＣに外部接続の音声デー
タ格納用ＲＡＭの容量を認識させる方法に関する。
タ格納用ＲＡＭの容量を認識させる方法に関する。
従来、音声固体録音再生ＩＣに音声データ格納用ＲＡＭ
を外部接続する時、ＩＣに接続メモリ容量を認識させる
のに、接続するメモリ容量に応じて、あらかじめ、外部
からメモリ容量の情報を設定するという方法を採ってき
た。
を外部接続する時、ＩＣに接続メモリ容量を認識させる
のに、接続するメモリ容量に応じて、あらかじめ、外部
からメモリ容量の情報を設定するという方法を採ってき
た。
従来の音声固体録音再生ＩＣでは、外部接続の音声デー
タ格納用ＲＡＭの容量を認識させるのに、外部からメモ
リ容量の情報を設定するという方法を採ってきたので、
設定のための端子の増加によるＩＣ面積の増大、外付部
品の増加という問題があった。
タ格納用ＲＡＭの容量を認識させるのに、外部からメモ
リ容量の情報を設定するという方法を採ってきたので、
設定のための端子の増加によるＩＣ面積の増大、外付部
品の増加という問題があった。
本発明は上記の問題を解消するためになされたもので、
ＩＣに外部接続ＲＡＭの容量を、外部から設定すること
なく認識させる方法を提供することを目的とする。
ＩＣに外部接続ＲＡＭの容量を、外部から設定すること
なく認識させる方法を提供することを目的とする。
本発明の方法は、初期動作時に、音声固体録音再生ＩＣ
に、ＩＣからのアクセスにより、外部接続ＲＡＭの容量
を自動的に認識させるものである。
に、ＩＣからのアクセスにより、外部接続ＲＡＭの容量
を自動的に認識させるものである。
第１図は音声固体録音再生ＩＣへのＲＡＭの接続状態の
一例を示す。
一例を示す。
図において１は音声固体録音再生ＩＣ，２ａ。
２ｂ、２ｃはＲＡＭ、３はアドレスバス、４はデータバ
ス、５はチップセレクトラインである。
ス、５はチップセレクトラインである。
以下、本発明の詳細な説明する。
音声固体録音再生ＩＣＩの初期動作時に、ＲＡＭ２ａの
アドレス（アドレスへアクセスしていく方法は後で説明
する方法による）からデータを読み込み、そのデータを
音声固体録音再生ＩＣＩが保持し、あるデータ（例えば
次の４パターン； ＯＦ’、５ＡＨＡ５’ ＦＯ’）
をそのアドレスに書き込み、再びそのアドレスからデー
タを読み込む。書き込んだデータと読み込んだデータを
比較して一致すれば、ＲＡＭ２ａは接続されていて正常
に動作していることが同時に判る。その後音声固体録音
再生ＩＣＩで保持していたデータを書き込んで元の状態
に戻す。
アドレス（アドレスへアクセスしていく方法は後で説明
する方法による）からデータを読み込み、そのデータを
音声固体録音再生ＩＣＩが保持し、あるデータ（例えば
次の４パターン； ＯＦ’、５ＡＨＡ５’ ＦＯ’）
をそのアドレスに書き込み、再びそのアドレスからデー
タを読み込む。書き込んだデータと読み込んだデータを
比較して一致すれば、ＲＡＭ２ａは接続されていて正常
に動作していることが同時に判る。その後音声固体録音
再生ＩＣＩで保持していたデータを書き込んで元の状態
に戻す。
アドレスへアクセスしていく方法は、ＬＳＢ（最下位桁
ビット）をカウントアツプしていき、オーバーフローす
るごとに、ビット１〜ＭＳＢ（最上位桁ビット）をシフ
トアンプしていく方法による。
ビット）をカウントアツプしていき、オーバーフローす
るごとに、ビット１〜ＭＳＢ（最上位桁ビット）をシフ
トアンプしていく方法による。
ＲＡＭ２ｂ、２ｃに対しても上記と同じことを行うこと
により、接続メモリ容量を知ることができる。
により、接続メモリ容量を知ることができる。
上記方法の処理時間を短縮するため、本発明では、あら
かしめ、ＲＡＭの第１番目、第２番目のアドレスにメモ
リ容量チェック済を現わす特定のデータを書き込む領域
と、第３番目のアドレスにメモリ容量データを書き込む
領域を確保しておき、初期動作時の音声固体録音再生Ｉ
ＣＩからのアクセスによる容量認識が終ると、各ＲＡＭ
の第１番目、第２番目のアドレスにメモリ容量チェック
済を現わす特定のデータを、第３番目のアドレスにメモ
リ容量データを書き込む。
かしめ、ＲＡＭの第１番目、第２番目のアドレスにメモ
リ容量チェック済を現わす特定のデータを書き込む領域
と、第３番目のアドレスにメモリ容量データを書き込む
領域を確保しておき、初期動作時の音声固体録音再生Ｉ
ＣＩからのアクセスによる容量認識が終ると、各ＲＡＭ
の第１番目、第２番目のアドレスにメモリ容量チェック
済を現わす特定のデータを、第３番目のアドレスにメモ
リ容量データを書き込む。
そして、以後の容量認識を第１番目、第２番目、第３番
目のアドレスからのみの読み込みで行なうこととした。
目のアドレスからのみの読み込みで行なうこととした。
第２図は上記方法による容量認識のフローチャート、第
３図は第２図におけるアドレスの表示法を示すメモリマ
ツプである。
３図は第２図におけるアドレスの表示法を示すメモリマ
ツプである。
先ず、外部接続ＲＡＭの第１番目、第２番目のアドレス
からデータを読み込み、読み込んだデータが特定のデー
タと一致するか否かを調べ、一致する場合は、第３番目
のアドレスからメモリ容量データを読み込んで該ＲＡＭ
の容量を認識する。
からデータを読み込み、読み込んだデータが特定のデー
タと一致するか否かを調べ、一致する場合は、第３番目
のアドレスからメモリ容量データを読み込んで該ＲＡＭ
の容量を認識する。
データが一致しない場合は、先に説明したアドレスにあ
るデータを書き込み、そのアドレスからデータを読み込
んでいく方法により該ＲＡＭの容量を認識するとともに
、第１番目、第２番目、第３番目のアドレスにそれぞれ
所定のデータを書き込む。
るデータを書き込み、そのアドレスからデータを読み込
んでいく方法により該ＲＡＭの容量を認識するとともに
、第１番目、第２番目、第３番目のアドレスにそれぞれ
所定のデータを書き込む。
以上説明したように、本発明によれば、あらかじめ、音
声固体録音再生ＩＣに外部から接続メモリ容量のデータ
を設定する必要がなくなり、設定するための端子の削減
によるＩＣのチップ面積の縮小と、外付部品の減少に連
なるという効果がある。
声固体録音再生ＩＣに外部から接続メモリ容量のデータ
を設定する必要がなくなり、設定するための端子の削減
によるＩＣのチップ面積の縮小と、外付部品の減少に連
なるという効果がある。
第１図は音声固体録音再生ＩＣへのＲＡＭの接続状態の
一例を示す説明図、第２図は本発明の容量認識方法のフ
ローチャート、第３図は第２図におけるアドレスの表示
法を示すメモリマツプである。 １・・・音声固体録音再生ＩＣ１２ａ、 ２ｂ、２Ｃ
・・・ＲＡＭ、３・・・アドレスバス、４・・・データ
バス、５・・・チップセレクトライン。 実用新案登録出願人 新日本無線株式会社 ３ニアドレスバス アドレス 第 図 第 図
一例を示す説明図、第２図は本発明の容量認識方法のフ
ローチャート、第３図は第２図におけるアドレスの表示
法を示すメモリマツプである。 １・・・音声固体録音再生ＩＣ１２ａ、 ２ｂ、２Ｃ
・・・ＲＡＭ、３・・・アドレスバス、４・・・データ
バス、５・・・チップセレクトライン。 実用新案登録出願人 新日本無線株式会社 ３ニアドレスバス アドレス 第 図 第 図
Claims (1)
- 音声固体録音再生ＩＣに外部接続の音声データ格納用Ｒ
ＡＭの容量を認識させる容量認識方法で、あらかじめ、
ＲＡＭの第１番目、第２番目のアドレスにメモリ容量チ
ェック済を現わす特定のデータを書き込む領域と、第３
番目のアドレスにメモリ容量データを書き込む領域を確
保しておき、初期動作時に、音声固体録音再生ＩＣにＩ
Ｃからのアクセスにより接続各ＲＡＭの容量を認識させ
て、第１番目、第２番目のアドレスにメモリ容量チェッ
ク済を現わす特定のデータを、第３番目のアドレスにメ
モリ容量データを書き込ませ、すでに第１番目、第２番
目のアドレスにメモリ容量チェック済を現わす特定のデ
ータを、第３番目のアドレスにメモリ容量データを書き
込んであるＲＡＭではこれらデータを読み込ませること
で容量を認識させることを特徴とする外部接続ＲＡＭの
容量認識方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018079A JPH03224041A (ja) | 1990-01-30 | 1990-01-30 | 外部接続ｒａｍの容量認識方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018079A JPH03224041A (ja) | 1990-01-30 | 1990-01-30 | 外部接続ｒａｍの容量認識方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03224041A true JPH03224041A (ja) | 1991-10-03 |
Family
ID=11961645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018079A Pending JPH03224041A (ja) | 1990-01-30 | 1990-01-30 | 外部接続ｒａｍの容量認識方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03224041A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101950368A (zh) * | 2010-09-20 | 2011-01-19 | 珠海天威技术开发有限公司 | 24c系列芯片存储容量的识别方法 |
-
1990
- 1990-01-30 JP JP2018079A patent/JPH03224041A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101950368A (zh) * | 2010-09-20 | 2011-01-19 | 珠海天威技术开发有限公司 | 24c系列芯片存储容量的识别方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975872A (en) | Dual port memory device with tag bit marking | |
| JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPH03224041A (ja) | 外部接続ｒａｍの容量認識方法 | |
| JPS59197946A (ja) | メモリ装置 | |
| US7395399B2 (en) | Control circuit to enable high data rate access to a DRAM with a plurality of areas | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH0129639Y2 (ja) | ||
| JPS60101788A (ja) | 光デイスク制御装置 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPH1196070A (ja) | メモリ制御回路及びその制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPS6112144U (ja) | プログラムテスト装置 | |
| JPS61175839A (ja) | メモリ切換方式 | |
| JPS61246850A (ja) | バツフア記憶制御方式 | |
| JPS60153549A (ja) | 状態履歴記憶装置 | |
| JPS63146399U (ja) | ||
| JPS59161751A (ja) | 命令走行アドレス記録装置 | |
| JP2001344149A (ja) | フラッシュメモリのデータ管理装置及び方法 | |
| JPS61133097A (ja) | メモリ書込み方式 | |
| JPS6255741A (ja) | トレ−ス回路 | |
| JPS60224189A (ja) | 記憶回路 | |
| JPS62221020A (ja) | デ−タ処理方式 | |
| JPS60254477A (ja) | メモリシステム | |
| JPH11259358A (ja) | メモリアクセス方式 | |
| JPH04337848A (ja) | 計算機システム |