JPS6015946A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS6015946A JPS6015946A JP58123284A JP12328483A JPS6015946A JP S6015946 A JPS6015946 A JP S6015946A JP 58123284 A JP58123284 A JP 58123284A JP 12328483 A JP12328483 A JP 12328483A JP S6015946 A JPS6015946 A JP S6015946A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- power supply
- voltage
- setting means
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/74—Testing of fuses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、県債回路技術、さらには、ヒーーズの切断
の有無を判定する技術に関し１例えば、ヒユーズ切断を
備えた半導体装置におけるヒユーズ切断の有無を判定す
る場合に適用して有効な技術に関する。
の有無を判定する技術に関し１例えば、ヒユーズ切断を
備えた半導体装置におけるヒユーズ切断の有無を判定す
る場合に適用して有効な技術に関する。
本発明者は、この発明に先だち、牛導体第積回路技術に
関し、以下にのべる技術を開発した。
関し、以下にのべる技術を開発した。
Ａ／Ｄ 、 Ｄ／Ａ変換器とこれに供給される基準電圧
を発生する基準電圧発生回路とを有するＣ０ＤＥＣ（符
号器−復号器）のような半導体集積回路においては、プ
ロセスのバラツキにより発生される基準電圧が変動され
、これが変換精度に大きな影響を与える。そのため、プ
ロセスの最終段階で基準電圧を所望の値に正確に設定さ
せるための電圧調整回路を設けることが望ましい。この
ような電圧調整回路におけるレベル設定手段として、第
１図に示すように、電源電圧ＶＤＤとＶＳＳとの間に抵
抗几とポリシリコン等からなるヒユーズＦとを直列接続
し、その接続ノードの電位をインバータＩＶの入力とす
るようにしたものを考えた。
を発生する基準電圧発生回路とを有するＣ０ＤＥＣ（符
号器−復号器）のような半導体集積回路においては、プ
ロセスのバラツキにより発生される基準電圧が変動され
、これが変換精度に大きな影響を与える。そのため、プ
ロセスの最終段階で基準電圧を所望の値に正確に設定さ
せるための電圧調整回路を設けることが望ましい。この
ような電圧調整回路におけるレベル設定手段として、第
１図に示すように、電源電圧ＶＤＤとＶＳＳとの間に抵
抗几とポリシリコン等からなるヒユーズＦとを直列接続
し、その接続ノードの電位をインバータＩＶの入力とす
るようにしたものを考えた。
このレベル設定手段は、ヒユーズＦを切断するとノード
ｎのａｔ位がτＬ源電圧ＶＤＤレベルにされ、ヒユーズ
Ｆが切断されないときはノードｎの電位が電源電圧ＶＨ
８に近いレベルにされる。
ｎのａｔ位がτＬ源電圧ＶＤＤレベルにされ、ヒユーズ
Ｆが切断されないときはノードｎの電位が電源電圧ＶＨ
８に近いレベルにされる。
このレベル設定手段全複数個用いて電圧調整回路の設定
部を豊成し、測定された基準電圧の誤差に応じて適当な
レベル設定手段内のヒユーズを切断してやることによ、
ｂ Ｍｆ１ｇＴ主圧の補正を行なえるようにすることが
できる。
部を豊成し、測定された基準電圧の誤差に応じて適当な
レベル設定手段内のヒユーズを切断してやることによ、
ｂ Ｍｆ１ｇＴ主圧の補正を行なえるようにすることが
できる。
また、本発明者は、上記のようなレベル設定手段におい
ては、切断処理を行なったヒユーズＦが確実に切断され
ているか否かを検査する場合、ヒユーズＦの両端に電圧
をかけて電流を流し、その電流値を測定することによシ
切断の有無を判定する方法を考えた。
ては、切断処理を行なったヒユーズＦが確実に切断され
ているか否かを検査する場合、ヒユーズＦの両端に電圧
をかけて電流を流し、その電流値を測定することによシ
切断の有無を判定する方法を考えた。
ところが半導体＊Ｓ租回路におけるヒユーズの切断方法
には、ヒユーズに大きな電流を流して溶断させる方法や
レーザによる方法等があるが、電流による溶断の場合は
、ヒユーズの中心部分は溶けて飛散するが両側に＃［ｉ
ｌ ＜ポリシリコンが残って切断が完全に行なわれない
ことがある。この場合、ヒユーズは極めて高い抵抗とし
てノードｎと電源πＬ圧Ｖ８Ｊ＋ との間に存在するこ
とになり、電圧をかけても非常に小さな電流が流れるに
すぎないため、電流測定によってはこれを検出すること
ができない。
には、ヒユーズに大きな電流を流して溶断させる方法や
レーザによる方法等があるが、電流による溶断の場合は
、ヒユーズの中心部分は溶けて飛散するが両側に＃［ｉ
ｌ ＜ポリシリコンが残って切断が完全に行なわれない
ことがある。この場合、ヒユーズは極めて高い抵抗とし
てノードｎと電源πＬ圧Ｖ８Ｊ＋ との間に存在するこ
とになり、電圧をかけても非常に小さな電流が流れるに
すぎないため、電流測定によってはこれを検出すること
ができない。
しかるに、半導体集積回路においては、溶断されたヒユ
ーズの成分が飛散できるようにするため、ヒーーズの上
方の眉間絶縁膜やパシベーション膜は除去され、開口さ
れる。そのため、上記のごとく、ヒユーズの一部が残っ
ていると、この開口部分から水分等が侵入して付着し、
切断されたようにみえたヒユーズが導通状態（低抵抗）
にされて所望のレベル設定が行なえなくなるおそれがあ
る。
ーズの成分が飛散できるようにするため、ヒーーズの上
方の眉間絶縁膜やパシベーション膜は除去され、開口さ
れる。そのため、上記のごとく、ヒユーズの一部が残っ
ていると、この開口部分から水分等が侵入して付着し、
切断されたようにみえたヒユーズが導通状態（低抵抗）
にされて所望のレベル設定が行なえなくなるおそれがあ
る。
つまり、電流測定によるヒーーズの切断の有無の判定で
は検出精度が低く、信頼性を欠くことになる。
は検出精度が低く、信頼性を欠くことになる。
なお、ヒユーズの切断の崩無′ｌｋ顕微鏡を用いた外観
検査によシ判定する方法もあるが、この検査は人間の目
に頼らざるを得ないため、能率が悪いとともに、疲労に
よる見落し等の問題点もあることが分かった。
検査によシ判定する方法もあるが、この検査は人間の目
に頼らざるを得ないため、能率が悪いとともに、疲労に
よる見落し等の問題点もあることが分かった。
本発明の一つの目的は、高信頼性の集私回路を提供する
ことにある。
ことにある。
この発明の他の目的は、従来に比べて顕著な効果を奏す
るヒユーズ切断の有無の判定技術を提供することにある
。
るヒユーズ切断の有無の判定技術を提供することにある
。
この発明の他の目的は、例えばこの発明をヒ一ズを有す
る半導体装置に適用した場合に、不完全なヒユーズ切断
すなわちヒーーズが高抵抗接続している状態を容易かつ
確宍に検出できるようにすることにある。
る半導体装置に適用した場合に、不完全なヒユーズ切断
すなわちヒーーズが高抵抗接続している状態を容易かつ
確宍に検出できるようにすることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代嚢的なものの概要
をｆｔ１ｉ沖に説明すれば下記のとおりである。
をｆｔ１ｉ沖に説明すれば下記のとおりである。
すなわち、この発明は、例えば半導体装置のレベル設定
手段に用いられるヒユーズと直列にＭＯＳＦＥＴ （絶
縁ゲート型電界効果トランジスタ）を可変抵抗として接
続し、検出時にその抵抗値を上げてやりてヒユーズ両端
の電位差を測定することによって、ヒユーズが高抵抗接
続されているときはそれが明確な電位差として検出でき
るようにして上記目的を達成するものである０ 以下図面を用いてこの発明を具体的に説明する。
手段に用いられるヒユーズと直列にＭＯＳＦＥＴ （絶
縁ゲート型電界効果トランジスタ）を可変抵抗として接
続し、検出時にその抵抗値を上げてやりてヒユーズ両端
の電位差を測定することによって、ヒユーズが高抵抗接
続されているときはそれが明確な電位差として検出でき
るようにして上記目的を達成するものである０ 以下図面を用いてこの発明を具体的に説明する。
第２図は本発明を半導体装置におけるレベル設定手段に
適用した場合の一実施例を示すものである。
適用した場合の一実施例を示すものである。
この実施例では、＋５Ｖのような電源電圧ＶＤＤと一５
■のような電源電圧Ｖ８Ｂ との間に、ポリシリコン等
からなるヒユーズＦとともに、例えばＰチャンネル形の
ＭＯ８ＦＦ３ＴＱが直列接続されている。そして、この
ＭＯ８ＦＥＴＱのゲート端子は、回路のグランドライン
ＧＬに接続されている。また、特に制限されないがヒユ
ーズＦの両端にはこれに電流を流して切断処理を行なう
だめのパッドＰ１ とＰ２とが接続されており、ウェー
７・の段階でこのパッドＰ、とＰ２にプローブを接触さ
せ、ヒユーズＦの両端に適当な電圧をかけて大きな電流
してやることにより溶断てきるようにされている。なお
、上記ヒユーズ回路を例えばＣ０ＤＥＣの電圧調整回路
用のレベル設定手段として用いる場合には、上記ヒユー
ズＦとＭＯ８ＦＥＴＱとの接続ノード！１の電位をイン
バータＩＶの入力１ｄ２圧とするように接続される。
■のような電源電圧Ｖ８Ｂ との間に、ポリシリコン等
からなるヒユーズＦとともに、例えばＰチャンネル形の
ＭＯ８ＦＦ３ＴＱが直列接続されている。そして、この
ＭＯ８ＦＥＴＱのゲート端子は、回路のグランドライン
ＧＬに接続されている。また、特に制限されないがヒユ
ーズＦの両端にはこれに電流を流して切断処理を行なう
だめのパッドＰ１ とＰ２とが接続されており、ウェー
７・の段階でこのパッドＰ、とＰ２にプローブを接触さ
せ、ヒユーズＦの両端に適当な電圧をかけて大きな電流
してやることにより溶断てきるようにされている。なお
、上記ヒユーズ回路を例えばＣ０ＤＥＣの電圧調整回路
用のレベル設定手段として用いる場合には、上記ヒユー
ズＦとＭＯ８ＦＥＴＱとの接続ノード！１の電位をイン
バータＩＶの入力１ｄ２圧とするように接続される。
上記レベル設定手段においては、半導体装置の通常動作
時に電源電圧ＶＤＤラインに＋５■、ＶＳａジインに一
５ｖまたグランドラインＧＬにはＯｖのような電跡電圧
が供給される。そのため、上記Ｍ ０８ Ｆ Ｅ Ｔ
ＱのゲートにはＯＶの電圧が印加されるので、オン状態
にされ、ヒユーズＦが切断されてい名ときには、ノード
ｎは電源電圧ＶＤＤ（＋５■）に近いレベルにされる。
時に電源電圧ＶＤＤラインに＋５■、ＶＳａジインに一
５ｖまたグランドラインＧＬにはＯｖのような電跡電圧
が供給される。そのため、上記Ｍ ０８ Ｆ Ｅ Ｔ
ＱのゲートにはＯＶの電圧が印加されるので、オン状態
にされ、ヒユーズＦが切断されてい名ときには、ノード
ｎは電源電圧ＶＤＤ（＋５■）に近いレベルにされる。
またヒユーズＦが切断されていないときは、ノードｎは
電源電圧Ｖ８ｓ（−５Ｖ）に近いレベルにされるように
されている。このときＭＯＳＦＥＴ−Ｑおよびヒユーズ
Ｆに流される貫通電流を小さく（１０μ八以下に）する
ため、ＭＯ８ＦＢＴＱのゲート長を半導体装置内の他の
ＭＯＳＦＥＴよりも大きくしてＷ／Ｌ比を小さくするこ
とによってオン抵抗がＩＭ〜１０ＭΩ程度になるように
設定しである。
電源電圧Ｖ８ｓ（−５Ｖ）に近いレベルにされるように
されている。このときＭＯＳＦＥＴ−Ｑおよびヒユーズ
Ｆに流される貫通電流を小さく（１０μ八以下に）する
ため、ＭＯ８ＦＢＴＱのゲート長を半導体装置内の他の
ＭＯＳＦＥＴよりも大きくしてＷ／Ｌ比を小さくするこ
とによってオン抵抗がＩＭ〜１０ＭΩ程度になるように
設定しである。
従って、上記レベル設定手段においては、次のようにし
て上記ヒーーズＦの切断の有無を容易に検出することが
できる。すなわち、ウェーハの段階で電源パッドＰ ｐ
、Ｆ Ｂ ＋ Ｐ ｏ にそれぞれテスト用のグロー
ブを当てて電源電圧を供給し、同じくヒユーズＦの両端
に接続されたパッドＰ、、１）、。
て上記ヒーーズＦの切断の有無を容易に検出することが
できる。すなわち、ウェーハの段階で電源パッドＰ ｐ
、Ｆ Ｂ ＋ Ｐ ｏ にそれぞれテスト用のグロー
ブを当てて電源電圧を供給し、同じくヒユーズＦの両端
に接続されたパッドＰ、、１）、。
にグローブを当ててその電位差を軌み取ればよい、この
とき、ヒユーズＦが切断されていれば電位差は＃′！！
はＩＯＶになるし、ヒユーズＦが切断されていなければ
電位差はほとんどゼロに近くなる。しかも、この場合上
記パッドＰ。に供給する電圧を、ＭＯ８ＦＥＴＱのゲー
ト・ソース間に印加される電圧Ｖ。ＳがこのＭＯ８ＦＢ
ＴＱのしきい値電圧Ｖｔｈよりも少し大きいＶｔｈ＋α
となるまで、相対的に上げてやる。すると、ＭＯ８ＦＥ
ＴＱのＶ。Ｓが＋５■とされる通常動作時のオン抵抗（
ＩＭ〜１０ＭΩ）に比べて、その抵抗値がかなり大きく
され、１００ＭΩ程度になるようにしてやることができ
る。
とき、ヒユーズＦが切断されていれば電位差は＃′！！
はＩＯＶになるし、ヒユーズＦが切断されていなければ
電位差はほとんどゼロに近くなる。しかも、この場合上
記パッドＰ。に供給する電圧を、ＭＯ８ＦＥＴＱのゲー
ト・ソース間に印加される電圧Ｖ。ＳがこのＭＯ８ＦＢ
ＴＱのしきい値電圧Ｖｔｈよりも少し大きいＶｔｈ＋α
となるまで、相対的に上げてやる。すると、ＭＯ８ＦＥ
ＴＱのＶ。Ｓが＋５■とされる通常動作時のオン抵抗（
ＩＭ〜１０ＭΩ）に比べて、その抵抗値がかなり大きく
され、１００ＭΩ程度になるようにしてやることができ
る。
そのため、上記の場合、ヒユーズＦの溶Ｑｊ［が不完全
で例えば１ＯＮ１０程度の高抵抗として存在していたと
しても、ｆＸＯ８ＦＥＴＱのオン抵抗が１００ＭΩ以上
にされることにより、ヒユーズＦの両端には、電源１ｉ
圧■ＤＤ−ｖｓｓ間をへａｏｓｐＥＴＱのオン抵抗とヒ
ユーズＩＩ′の抵抗の比で公開した１Ｖ程度のパ市泣差
が生じるため、容易にこの俗断不良状態を検出できるよ
うになる。
で例えば１ＯＮ１０程度の高抵抗として存在していたと
しても、ｆＸＯ８ＦＥＴＱのオン抵抗が１００ＭΩ以上
にされることにより、ヒユーズＦの両端には、電源１ｉ
圧■ＤＤ−ｖｓｓ間をへａｏｓｐＥＴＱのオン抵抗とヒ
ユーズＩＩ′の抵抗の比で公開した１Ｖ程度のパ市泣差
が生じるため、容易にこの俗断不良状態を検出できるよ
うになる。
第１図のようにヒユーズＦと面外に抵抗比が接続された
回路では、ヒユーズＦがＭΩオーダの高抵抗としで存在
しでいると、これに流される電流を測定して切１１す１
の有無を検出する場合には、μＡのオーダの電流を測定
しなくてはならない。そのため検出が非？６に困難であ
ったが、上記実施例では大きな釦１位差を測定して検出
してやればよいので、顧めて容易かつ確実な検出が可能
となる。
回路では、ヒユーズＦがＭΩオーダの高抵抗としで存在
しでいると、これに流される電流を測定して切１１す１
の有無を検出する場合には、μＡのオーダの電流を測定
しなくてはならない。そのため検出が非？６に困難であ
ったが、上記実施例では大きな釦１位差を測定して検出
してやればよいので、顧めて容易かつ確実な検出が可能
となる。
なお、上記実施例において、ＭＯ８ＦＥＴＱのゲート端
子すなわち電源パッドＰ。に供給される電圧を、検出時
にＶｔｈ＋αまで上げてやる代わりに、電源パッドＰＧ
およびグランドラインＧＬの電位はＯＶに測定して、電
源パッドＰＤとＰ８に供給する電圧をそれぞれ■ＤＤ−
（Ｖｔｈ＋α）およびｖｓｓ （Ｖｔｈ＋α）としてＭ
Ｏ８ＦＥＴＱのオン抵抗を高くさせ、Ｖ８Ｂ （Ｖｔｈ
＋α）に対するノードｎの電位を測定してヒユーズ１−
の切断の有無を検出するようにしてもよい。
子すなわち電源パッドＰ。に供給される電圧を、検出時
にＶｔｈ＋αまで上げてやる代わりに、電源パッドＰＧ
およびグランドラインＧＬの電位はＯＶに測定して、電
源パッドＰＤとＰ８に供給する電圧をそれぞれ■ＤＤ−
（Ｖｔｈ＋α）およびｖｓｓ （Ｖｔｈ＋α）としてＭ
Ｏ８ＦＥＴＱのオン抵抗を高くさせ、Ｖ８Ｂ （Ｖｔｈ
＋α）に対するノードｎの電位を測定してヒユーズ１−
の切断の有無を検出するようにしてもよい。
また、上記実施例では回路のグランドジインＧＬの電位
を可変抵抗としてのＭＯ８ＦＥＴＱのゲートに供給して
、ゲート４位を相対的に変化させて抵抗値を変化させる
ようにしているが、例えば第３図に示すように、ＭＯ８
ＦＥＴＱのゲートに供給される二つの電位ｖ３．Ｖｂｅ
切り換えるスイッチＳを設けて抵抗値を変化させるよう
にね成するようにしてもよい。この場合、上記スイッチ
ご３は一対のＭＯＳＦＥＴによシ構成することができる
。
を可変抵抗としてのＭＯ８ＦＥＴＱのゲートに供給して
、ゲート４位を相対的に変化させて抵抗値を変化させる
ようにしているが、例えば第３図に示すように、ＭＯ８
ＦＥＴＱのゲートに供給される二つの電位ｖ３．Ｖｂｅ
切り換えるスイッチＳを設けて抵抗値を変化させるよう
にね成するようにしてもよい。この場合、上記スイッチ
ご３は一対のＭＯＳＦＥＴによシ構成することができる
。
なお、上記レベル設定手段ｒ、ＣＯＤ、ＥＣ等の基準電
圧発生回路用の電圧調整回路に使用する場合には、第４
図に示すように、おる程度ノく２ツキのある基準電圧ｖ
ｒｃｆを発生する基準電圧発生回路１から供給される基
準電圧Ｖｒｅｆを、正転増＠器をｔｉｆｆ成するオペア
ンプ２の非反転入力端子に入力させる。そして、第２図
もしくは第３図に示すようなレベル設定手段３を複数個
設けて、その設定状態によって、オペアンプ２の出力端
子とグランドとの間に設けた抵抗Ｒ，〜Ｒ□のいずれか
一つのノードのπＬ位を、ＭＯ８スイッチ８１〜Ｓｍに
よってオペフッ１２０反転入力端子に供給できるように
構成する。これによって止転増幅器におけるゲインｔ
ｌｉｔ ？してやって安定した電圧を発生させ、Ａ／Ｄ
変換器もしくはＤ／Ａ変換器に基準電圧■ＩｔＥＦとし
て供給してやればよい。
圧発生回路用の電圧調整回路に使用する場合には、第４
図に示すように、おる程度ノく２ツキのある基準電圧ｖ
ｒｃｆを発生する基準電圧発生回路１から供給される基
準電圧Ｖｒｅｆを、正転増＠器をｔｉｆｆ成するオペア
ンプ２の非反転入力端子に入力させる。そして、第２図
もしくは第３図に示すようなレベル設定手段３を複数個
設けて、その設定状態によって、オペアンプ２の出力端
子とグランドとの間に設けた抵抗Ｒ，〜Ｒ□のいずれか
一つのノードのπＬ位を、ＭＯ８スイッチ８１〜Ｓｍに
よってオペフッ１２０反転入力端子に供給できるように
構成する。これによって止転増幅器におけるゲインｔ
ｌｉｔ ？してやって安定した電圧を発生させ、Ａ／Ｄ
変換器もしくはＤ／Ａ変換器に基準電圧■ＩｔＥＦとし
て供給してやればよい。
なお、この発明は、上記レベル設定手段が上記のように
基準電圧発生回路の電圧調整回路に使用される場合のみ
ならず、メモリの冗長回路における回路切換手段もしく
はアドレス設定手段として、あるいはマスタスライスＬ
ＳＩや時計用ＬＳＩにおける回路切換手段等として使用
される場合にも適用できるものである。
基準電圧発生回路の電圧調整回路に使用される場合のみ
ならず、メモリの冗長回路における回路切換手段もしく
はアドレス設定手段として、あるいはマスタスライスＬ
ＳＩや時計用ＬＳＩにおける回路切換手段等として使用
される場合にも適用できるものである。
リークによる微少電流を測定することなく、ヒユーズの
切断・接続の有無により明確に決る電位差によるヒーー
ズの切断不良を検査する方式とした為、高信頼度のテス
トを行なうことができる。
切断・接続の有無により明確に決る電位差によるヒーー
ズの切断不良を検査する方式とした為、高信頼度のテス
トを行なうことができる。
第１の電源電圧ＶＤＤ の端子と第２の電源電圧ＶＳＳ
の端子との間にヒーーズと可変抵抗とを直列接続させ、
ヒーーズの切断・接続状態によって接続ノードのレベル
を設定するようにしたので、ヒユーズの切断の有無を検
査するときには、上記可変抵抗の抵抗値を上げてやるこ
とによシ、ヒーーズが切断不良で高抵抗として存在して
いるときにはこのヒーーズよシも高い抵抗が直列に接続
された状態になるという作用で、ヒコ、−ズの両端に庄
する比較的大きな電位差を測定することによって、不完
全なヒユーズ切断状態を容易かつ確実に検出できるよう
になるという効果がある。
の端子との間にヒーーズと可変抵抗とを直列接続させ、
ヒーーズの切断・接続状態によって接続ノードのレベル
を設定するようにしたので、ヒユーズの切断の有無を検
査するときには、上記可変抵抗の抵抗値を上げてやるこ
とによシ、ヒーーズが切断不良で高抵抗として存在して
いるときにはこのヒーーズよシも高い抵抗が直列に接続
された状態になるという作用で、ヒコ、−ズの両端に庄
する比較的大きな電位差を測定することによって、不完
全なヒユーズ切断状態を容易かつ確実に検出できるよう
になるという効果がある。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その渋旨を逸脱しない範囲で朴々変更可
能であることはいうまでもない。たとえば、電流による
溶断ヒユーズだけでなく、レーザによってトリミングす
るものその他にも適用できることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その渋旨を逸脱しない範囲で朴々変更可
能であることはいうまでもない。たとえば、電流による
溶断ヒユーズだけでなく、レーザによってトリミングす
るものその他にも適用できることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となったオリ用分野である半導体装危におけ
るヒユーズを用いたレベル設定手段に適用した場合につ
いて説明したが、それに限定されるものではなく、ヒー
ーズを有するようなすべての回路においてその切断の有
無を検出する場合に適用できる。
をその背景となったオリ用分野である半導体装危におけ
るヒユーズを用いたレベル設定手段に適用した場合につ
いて説明したが、それに限定されるものではなく、ヒー
ーズを有するようなすべての回路においてその切断の有
無を検出する場合に適用できる。
第１図は本発明者が本発明に先たち開発したヒユーズを
用いたレベル設定手段を示す回路図、第２図は本発明を
レベル設定手段に適用した場合の−ラＩす絶倒を示ず回
路図・ 第３図は本発明の他の実施例を示す回路図、第４図はレ
ベル設定手段を用いた電圧調整回路を含む基準電圧発生
回路の概略構成を示す回路構成図である。 ３・・・レベル設定手段、Ｆ・・・ヒユーズ、Ｑ・・・
可変抵抗（電界効果型トランジスタ、ＭＯ８ＦＢ’Ｉ’
）、ＩＶ・・・インバータ、ｎ・・・接続ノード。 第 １ 図 第 ４ 図
用いたレベル設定手段を示す回路図、第２図は本発明を
レベル設定手段に適用した場合の−ラＩす絶倒を示ず回
路図・ 第３図は本発明の他の実施例を示す回路図、第４図はレ
ベル設定手段を用いた電圧調整回路を含む基準電圧発生
回路の概略構成を示す回路構成図である。 ３・・・レベル設定手段、Ｆ・・・ヒユーズ、Ｑ・・・
可変抵抗（電界効果型トランジスタ、ＭＯ８ＦＢ’Ｉ’
）、ＩＶ・・・インバータ、ｎ・・・接続ノード。 第 １ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、第１の電源電圧端子と第２の電源電圧端子との間に
ヒユーズと可変抵抗とを直列に接続し、上記ヒーーズの
切断・接続状態によって上記ヒ一ズと可変抵抗の接続ノ
ードの電位を設定するようにしたことを特徴とする采積
回路。 ２、上記可変抵抗として電界効果型トランジスタを使用
し、該トランジスタのゲート電位を切ｐ換えることによ
りその抵抗値を変化させるようにしたことを特徴とする
特許請求の範囲第１項記載のＭＳ偵回后も ３ 外部から上記トランジスタのゲートに対して供給さ
れる電位を切シ換えるだめのスイッチを設けたことを特
徴とする特許請求の範囲第１項記載の県債回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58123284A JPS6015946A (ja) | 1983-07-08 | 1983-07-08 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58123284A JPS6015946A (ja) | 1983-07-08 | 1983-07-08 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6015946A true JPS6015946A (ja) | 1985-01-26 |
| JPH0584062B2 JPH0584062B2 (ja) | 1993-11-30 |
Family
ID=14856754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58123284A Granted JPS6015946A (ja) | 1983-07-08 | 1983-07-08 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6015946A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021145A (ja) * | 1987-11-12 | 1990-01-05 | Honeywell Inc | ヒューズ状態検出回路 |
| JP2004265523A (ja) * | 2003-03-03 | 2004-09-24 | Renesas Technology Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617059A (en) * | 1979-07-20 | 1981-02-18 | Fujitsu Ltd | Semiconductor switching element |
-
1983
- 1983-07-08 JP JP58123284A patent/JPS6015946A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617059A (en) * | 1979-07-20 | 1981-02-18 | Fujitsu Ltd | Semiconductor switching element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021145A (ja) * | 1987-11-12 | 1990-01-05 | Honeywell Inc | ヒューズ状態検出回路 |
| JP2004265523A (ja) * | 2003-03-03 | 2004-09-24 | Renesas Technology Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0584062B2 (ja) | 1993-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7629802B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
| US5525909A (en) | Apparatus and method for measuring programmed antifuse resistance | |
| TWI451426B (zh) | 電熔絲巨集 | |
| JPH0394177A (ja) | テストピースの抵抗を測定する回路 | |
| TWI259470B (en) | Evaluation circuit for an anti-fuse | |
| US20090039909A1 (en) | Semiconductor device having contact failure detector | |
| JPH06258384A (ja) | 集積回路試験用電流測定装置および集積回路 | |
| JPS6015946A (ja) | 集積回路 | |
| EP1118867A1 (en) | Method for testing a CMOS integrated circuit | |
| US7263759B2 (en) | Methods of manufacturing and testing bonding wires | |
| JP2003023085A (ja) | 半導体集積回路 | |
| JP2589876B2 (ja) | 半導体集積回路装置 | |
| JP4855913B2 (ja) | ボルテージレギュレータ | |
| JP2743457B2 (ja) | 半導体装置 | |
| JP3644168B2 (ja) | 半導体集積回路 | |
| JPH05273298A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JPH0336748A (ja) | 半導体集積回路装置 | |
| KR950015176B1 (ko) | 테스트가 용이한 반도체 칩 | |
| JPH03295099A (ja) | 半導体集積回路 | |
| JPH02265261A (ja) | トリミングコード設定回路 | |
| JPH05340992A (ja) | 集積回路装置 | |
| JP2004045258A (ja) | プローブカード | |
| JPH04146644A (ja) | 半導体評価装置およびそれを用いたｔｄｄｂ試験方法 | |
| JPH04253351A (ja) | 接触抵抗の測定方法 | |
| JPS61208315A (ja) | 半導体集積回路装置 |