JPS60159947A - 多重割込み処理方式 - Google Patents

多重割込み処理方式

Info

Publication number
JPS60159947A
JPS60159947A JP1471784A JP1471784A JPS60159947A JP S60159947 A JPS60159947 A JP S60159947A JP 1471784 A JP1471784 A JP 1471784A JP 1471784 A JP1471784 A JP 1471784A JP S60159947 A JPS60159947 A JP S60159947A
Authority
JP
Japan
Prior art keywords
interrupt
interruption
processing
controller
factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1471784A
Other languages
English (en)
Other versions
JPH0531772B2 (ja
Inventor
Yasuo Suzuki
康夫 鈴木
Kazuo Akashi
明石 一男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1471784A priority Critical patent/JPS60159947A/ja
Publication of JPS60159947A publication Critical patent/JPS60159947A/ja
Publication of JPH0531772B2 publication Critical patent/JPH0531772B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ツヤーソナルコンピュータ等、比較的小型の
情報処理装置に用いて好適な多重割込み処理方式に関す
る。
〔発明の技術的背景とその問題点〕
ノ#−ソ:j−ルコンピュータ等マイクロプロセッサを
制御の核とする情報処理装置では、入出力装置を割込み
によって駆動するものが多い。この割込みの処理のため
、汎用周辺アノ4イスとして割込みコントロール用L’
8Iが提供されていることは周知のとおりである。この
汎用周辺ディバイスL、8 Iとして米国1nte1社
より製造販売されている8259Aが有名である。この
LSIは、8レベルの割込み要求(割込みライン)を制
御し、マイクロプロセッサから発せられる割込み応答信
号によりペクタアドレスとしてCALL命令を自動生成
するものである。
一方、/f−ソナルコンピュータでは、ユーザがオプシ
ョンが−ドを用意して組込むことな−般に許容しており
、このため、割込みラインも1ライン開放する場合が多
い。
ところで、割込みコントローラの割込み入力ラインがF
ULLのときには、第1図に示す様に、例えばフロッピ
ーディスクコントローラ(FDC)の割込みラインとユ
ーデ個有のオプションが−ド(OB)からの割込みライ
ンとを共用化して入力することが通常行なわれている。
割込みラインを共用化することにより、オプションビー
ドには割込みが発生したことを記憶するフリップフロッ
プを用意し、第3図に示す手順にて割込み処理が行なわ
れる。詳細は後述する。
しかしながら、この共用化割込みを行なうことにより、
以下に示す不具合が生じる。即ち、一方の割込みを処理
中、他方の割込みを受けっけたくない場合があり、例え
ば、フロッピーディスクから主メモリへデータ転送の最
中、オプションデートから割込みがあると、そのオプシ
ョンが−ドに対するサービスの分だけフロンピーディス
ク側にしてみれば処理時間の損失が生じ、場合によって
は主メモリに転送されたデータに抜けが生じる事態も考
えられる。
〔発明の目的〕
本発明は上記欠点に鑑みてなされたものであり、非同期
に発する割込みの要・不要をメインルーチン側にて選択
し、排他処理することにより上記不具合を解消する多重
割込み処理方式を提供することを目的とする。
〔発明の概要〕
本発明は、同一割込みレベルに対し非同期に発生する少
くとも2個の割込み要因を入力し、その割込みレベルを
共有使用する割込み処理装置において、非同期に発生す
る割込み要因を優先選択し排他処理を行なうことにより
多重割込み処理を実現し、上述した不具合を解消したも
のである。
具体的には、割込み要因に優先付けを行ない、優先され
る割込み要因の処理ルーチンにて、他の割込み要因によ
る割込みの処理を禁止し、且り“、この処理ルーチンに
よる割込みの処理の後、他の割込み要因による割込みが
セントされていたときにそのダミー処理を行ない、その
割込み要因を解除することを特徴とするものでア山・〔
発明の実施例〕 以下、図面を使用して本発明に関し詳細に述べる。第2
図は本発明が採用されるパーソナルコンピュータの構成
例を示すブロック図である。
図において、11は制御の核となるマイクロゾロセッサ
(CPU)112は生メモリ(MU)13は割込みコン
トローラ(INTC)である。
割込みコントローラ13は上述したプログラマブルイン
タラットコントローラ1ntel 8259Aを想定し
ている。又、14はCRTコントローラ(CRTC)、
J5はフロッピーディスクコントローラ(FDC)、7
6は固定ディスクコントローラ(FMKC)、17はキ
ーが一ド及びキーボードコントローラ(KBC)、1B
は20ミリ秒毎に割込み信号を発生″′4−るグログラ
マブルインタバルタイマ(T I M ) * ”はR
8−2320通信チャネルコントローラ(CCU)、2
0はオプションが−ド(OB)である。これら各モジュ
ールはアドレス・データバス21へ共通接続される。
割込み要因となる各モジュール15〜20は割込みコン
トローラ13に対し、第1図に示す如く接続される。こ
の例では、割込みレベル0にフロッピーディスクコント
ローラ15とオプションが−ド20がオアr −) 2
2を介し接続されている。割込みコントローラ13は上
述した様に8レベル(0〜7)の割込み要求を制御し、
CPUI 1から発せられる割込み応答信号によりペク
タアドレスとしてCALL命令を自動生成するものであ
り、CPUIIに割込み信号を送出することにより、所
定の割込み処理がなされる。
本発明実施例では上述した装置構成に、更に入力された
割込み要因を識別するため、レジスタ又はフリップフロ
ップ(図示せず)が用意され、割込みの都度、その割込
み要因を表示するため適当なデータあるいは該当フラグ
がセットされる。このレジスタもしくはフリップフロツ
プは、CPU11内レジスタあるいは各モジュール内蔵
の入出力レジスタに割付けられてあっても良いため、こ
こではあえて図示しなかった。
本発明実施例では、更に第4図にフローチャートとして
示す割込み処理のためのプログラムが付加される。
以下、第4図に示したフローチャートに従い本発明の動
作を詳細に説明する。参考のため、従来例による処理手
順を第3図に示した。まず、処理手順の冒頭、本発明で
は、オプションポード20による割込みが禁止されてい
るか否かが調べられる。(ステンf■)本発明実施例で
は、事前にオプションが−ド20から発せられる割込み
の受付けが、優先処理すべきフロッピーディスク15サ
ービスのためのメインルーチンにより、内蔵するソフト
ウェアフラグをONすることにより禁止されている。従
ってこのフラグの内容に従い、フロッピーディスク15
の割込みサービス(ステップ■、■)が起動される。
そして、この割込みサービスの終了後、上記レジスタも
しくはフリップフロツプにオプションが−ド20から発
せられる割込みがセンドされていたとき、オプションが
一ド割込みグミ−READのためのルーチンを起動する
。(ステップの)このダミールーチンは割込み要因を解
除できるだけの極少ないステップ数で組むものとする。
参考のため、第3図に従来例による処理手順を示した。
これと比較してみてわかる様(=、本発明では上述ステ
ップ■、■が付加されている。
ところで、オプションが一ド20を制御するプログラム
は上述したフラグ(オプションボード割込み禁止)がセ
ットされているか否かを参照することにより、フロッピ
ーディスク15のデータ処理が終了するまで待たせる処
理方式とすることはいうまでもない。
尚、本発明実施例では、2種の多重割込みについてのみ
述べたが、管理する入出力装置が3種以上になっても同
様の方式により充分対処できるものである。
〔発明の効果〕
以上説明の如く本発明によれば、非同期に発生する割込
みの要・不要をメインルーチン側にて選択し、排他処理
することにより、例えば、フロンピーディスクデータ処
理ルーチンの中でオプションボードからの非同期割込み
を避けることが出来、このことによりフロッピーディス
クのデータ転送中におけるデータ抜は等の障害を解消で
きる。
【図面の簡単な説明】
第1図は割込みコントローラに対する割込み入力の接続
状態を示す図、第2図は本発明が採用される/ぐ−ソナ
ルコンピュータの構成例を示す図、第3図は従来例によ
る処理手順をフローチャートにて示す図、第4図は本発
明による処理手順をフローチャートにて示す図である。 1ノ・・・マイクロプロセッサ(CPU)。 12・・・主メモリ(MU )、J s・・・割込みコ
ントT:l−ラ(INTC)、15・・・フロッピーデ
ィスクコントローラ(FDC)1.?(7・・・オプシ
ョンが−ド。 出−人代理人 弁理士 鈴江武彦 第1図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 同一割込みレベルに対し、非同期;;発生する少くとも
    2個の割込み要因が入力され、その割込みレベルを共有
    使用する割込み処理装置において、上記割込み要因に基
    づき発せられる割込みを認識するためシニ参照される記
    憶手段と、上記割込み要因に俊先付けを行ない優先処理
    される割込み要因のサービスルーチンにて他の割込み要
    因による割込みの受付けを禁止し、更に、このルーチン
    によるサービスの終了後、上記能の割込み要因による割
    込みの有無を上記記憶手段を参照することにより知り、
    そのダミー処理を行なうことによりその割込みを解除す
    る手段とを有し、この手段により割込み入力を選択し排
    他的に多重割込み処理を行なうことを特徴とする多重割
    込み処理方式。
JP1471784A 1984-01-30 1984-01-30 多重割込み処理方式 Granted JPS60159947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1471784A JPS60159947A (ja) 1984-01-30 1984-01-30 多重割込み処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1471784A JPS60159947A (ja) 1984-01-30 1984-01-30 多重割込み処理方式

Publications (2)

Publication Number Publication Date
JPS60159947A true JPS60159947A (ja) 1985-08-21
JPH0531772B2 JPH0531772B2 (ja) 1993-05-13

Family

ID=11868890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1471784A Granted JPS60159947A (ja) 1984-01-30 1984-01-30 多重割込み処理方式

Country Status (1)

Country Link
JP (1) JPS60159947A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886644A (ja) * 1981-11-18 1983-05-24 Toshiba Corp 割込み処理方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886644A (ja) * 1981-11-18 1983-05-24 Toshiba Corp 割込み処理方式

Also Published As

Publication number Publication date
JPH0531772B2 (ja) 1993-05-13

Similar Documents

Publication Publication Date Title
EP0464615A2 (en) Microcomputer equipped with DMA controller
JPH02267634A (ja) 割込み処理装置
JPH05250305A (ja) データ転送制御方式
US4748586A (en) Data processing system with interrupt facilities
US20070074214A1 (en) Event processing method in a computer system
JP3284311B2 (ja) データ処理システムにおける通信バス制御装置およびバス制御方法
JP2002073527A (ja) Dmaコントローラ
US6920513B2 (en) Bus management techniques
JPS60159947A (ja) 多重割込み処理方式
JPH0414376B2 (ja)
JPH0736820A (ja) I/o制御装置
JP2003186666A (ja) マイクロコンピュータおよびdma制御回路
JPH05334233A (ja) データ転送装置
JPS63153635A (ja) デ−タ転送速度指定方式
JP3139310B2 (ja) ディジタル信号処理装置
JPS59144955A (ja) 情報処理装置
JPH0148574B2 (ja)
JP3452656B2 (ja) Dmaコントローラ
JP2501393B2 (ja) 直接メモリアクセス装置
JPH06230980A (ja) 割込み回路
JPH0468458A (ja) データ通信処理装置
JPS6148747B2 (ja)
JPH0131224B2 (ja)
JPH02222059A (ja) マルチプロセッサシステム
JPH0683640A (ja) 割込応答処理方式