JPS60159961A - バス上に接続された装置間のバスコマンド確認方式 - Google Patents
バス上に接続された装置間のバスコマンド確認方式Info
- Publication number
- JPS60159961A JPS60159961A JP1547684A JP1547684A JPS60159961A JP S60159961 A JPS60159961 A JP S60159961A JP 1547684 A JP1547684 A JP 1547684A JP 1547684 A JP1547684 A JP 1547684A JP S60159961 A JPS60159961 A JP S60159961A
- Authority
- JP
- Japan
- Prior art keywords
- path
- information
- data
- command
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、パス上に接続された装置間のバスコマンド確
認方式に関する。
認方式に関する。
情報処理システムに於いて、中央処理装置。
入出力処理装置、主記憶装置などの各装置相互間を接続
する手段の一つとじ１、これら各装置をヤれぞれ同一の
パス上に配置し、バスを選択的に使用して各装置相互間
でデータ転送を行なう、新曲パス方式かめる。この株の
パス方式トしては従来よシ多種のものが任在しておシ、
例えばバスの使用権取得制御の面からは、バスの使用権
獲得のためのパス争奪回路を各装置毎にもつものと、一
箇所で集中してパスの管理を行なうものとがりシ、更に
は、パス使用時間の面から分類すると、一度、パスの使
用を開始したならば、一つのコマンドが終了するまで、
空き時間があってもパスを解放しないものと、コマンド
の途中でもパスを使用する必要のない時はパスを解放し
、その後、パス使用が必要となった時、再びパス使用権
を取得するようにした、時間的にパスを分離して使用す
る手段とがある。
する手段の一つとじ１、これら各装置をヤれぞれ同一の
パス上に配置し、バスを選択的に使用して各装置相互間
でデータ転送を行なう、新曲パス方式かめる。この株の
パス方式トしては従来よシ多種のものが任在しておシ、
例えばバスの使用権取得制御の面からは、バスの使用権
獲得のためのパス争奪回路を各装置毎にもつものと、一
箇所で集中してパスの管理を行なうものとがりシ、更に
は、パス使用時間の面から分類すると、一度、パスの使
用を開始したならば、一つのコマンドが終了するまで、
空き時間があってもパスを解放しないものと、コマンド
の途中でもパスを使用する必要のない時はパスを解放し
、その後、パス使用が必要となった時、再びパス使用権
を取得するようにした、時間的にパスを分離して使用す
る手段とがある。
従来、このような、パスを時間的に分離して使用可能な
パス方式に於いては、パスを介して、送信側となる第１
の装置から受信側となる第２の装置へコマンド及びデー
タの転送が行なわれた際に、そのデータ受信が正常に行
なわれたか否かをｍ２の装置から第１の装置へ返送する
確認手段が設けられる。この確認手段はパスに接続され
る全ての装置に必要でめることから、ハードウェアの簡
素化を計るべく、できるだけ単純な返送手段であること
が望まれる。また、パスによるデータ転送が正常に行な
われた後に、各装置内で異常動作を検出した一合、当該
装置がＣＰＵであれば割込みによって、また入出力装置
でめれば機器状態語等によって、各々ソフトウェアに異
常を通知できるが、そのようなソフトウェアとの通知手
段をもたない装置（例えば主記憶制御装置）では、異常
を＠接には通知できないことから、通常は、ＣＰＵ又は
入出力装置を介して間接的に通知する構成としている。
パス方式に於いては、パスを介して、送信側となる第１
の装置から受信側となる第２の装置へコマンド及びデー
タの転送が行なわれた際に、そのデータ受信が正常に行
なわれたか否かをｍ２の装置から第１の装置へ返送する
確認手段が設けられる。この確認手段はパスに接続され
る全ての装置に必要でめることから、ハードウェアの簡
素化を計るべく、できるだけ単純な返送手段であること
が望まれる。また、パスによるデータ転送が正常に行な
われた後に、各装置内で異常動作を検出した一合、当該
装置がＣＰＵであれば割込みによって、また入出力装置
でめれば機器状態語等によって、各々ソフトウェアに異
常を通知できるが、そのようなソフトウェアとの通知手
段をもたない装置（例えば主記憶制御装置）では、異常
を＠接には通知できないことから、通常は、ＣＰＵ又は
入出力装置を介して間接的に通知する構成としている。
この除、従来では上記通知のためのハードウェアを少な
くする・ため、異常状態の表現ビット数を少なく制限し
ｆｃ ｂ、又は前述の転送確認手段で代用するようにし
ていた。
くする・ため、異常状態の表現ビット数を少なく制限し
ｆｃ ｂ、又は前述の転送確認手段で代用するようにし
ていた。
このように、従来では、ＣＰＵに於ける割込み等のよう
にソフトウェアに対して直接に異常を通知できない装置
について、その詳細なデータを通知することが回部であ
シ、これを実現しようとすると、その中継を行なう、Ｃ
ＰＵ、入出力装置等のハードウェア負担が非常に大きく
なってしまうという不都合がおった。
にソフトウェアに対して直接に異常を通知できない装置
について、その詳細なデータを通知することが回部であ
シ、これを実現しようとすると、その中継を行なう、Ｃ
ＰＵ、入出力装置等のハードウェア負担が非常に大きく
なってしまうという不都合がおった。
本発明は上記実情に鑑みなされたもので、ＣＰＵに於け
る割込み等のようにソフトウェアに対して直接に異常を
通知できる機能をもたない装置について、その装置の状
態を示す詳細なデータを、ＣＰＵ 、入出力装置等の他
装置の金物増加を招くことなく通知できるパス上に接続
された装置間のパスコマンド確認方式を提供することを
目的とする。
る割込み等のようにソフトウェアに対して直接に異常を
通知できる機能をもたない装置について、その装置の状
態を示す詳細なデータを、ＣＰＵ 、入出力装置等の他
装置の金物増加を招くことなく通知できるパス上に接続
された装置間のパスコマンド確認方式を提供することを
目的とする。
本発明は、複数の装置がパス接続される情報処理システ
ムに於いて、前記パス接続された各装置に、データ受信
時にデータが正しく受信されたか否かを示す受信確認情
報をデータ受信時から所定のパスサイクルを経て送出す
る手段、及び前記パス上に接続された他装置からの受信
確認情報を認識する手段を設け、ｌ５ｉＩ配装置のうち
の特定の装置に、該装置の動作状態を懺わす動作状態情
報とこの動作状態情報の出力時期を知らせる通知情報と
前記動作状態情報の送付先装置を指定する指定情報とを
出力する手段を設け、前記パスに、前記受信確認情報を
前記ノ々ス上に接続された他装置に共通に送付する信号
線と前記動作状態情報を前記パス上に接続された他装置
に共通に送付する信号線と前記通知情報を前記パス上に
接続された他装置に共通に送付する信号線と前記指定情
報を対応する装置に個別に送付する信号線とを設け、こ
れら谷信傍線を選択的に用い前記特定装置の動作状態を
任意の他の装置に通知できる構成としたもので、これに
よ）、ソフトウェアに対して直接に異常を通知できない
特定装置の異常状態（動作状Ｍ）をＣＰＵ 、入出力装
ｍ％、他の装置の１１−ドウエア負担を増大させること
なく、他の任意の装置に通知でさるようにしたものでめ
る。
ムに於いて、前記パス接続された各装置に、データ受信
時にデータが正しく受信されたか否かを示す受信確認情
報をデータ受信時から所定のパスサイクルを経て送出す
る手段、及び前記パス上に接続された他装置からの受信
確認情報を認識する手段を設け、ｌ５ｉＩ配装置のうち
の特定の装置に、該装置の動作状態を懺わす動作状態情
報とこの動作状態情報の出力時期を知らせる通知情報と
前記動作状態情報の送付先装置を指定する指定情報とを
出力する手段を設け、前記パスに、前記受信確認情報を
前記ノ々ス上に接続された他装置に共通に送付する信号
線と前記動作状態情報を前記パス上に接続された他装置
に共通に送付する信号線と前記通知情報を前記パス上に
接続された他装置に共通に送付する信号線と前記指定情
報を対応する装置に個別に送付する信号線とを設け、こ
れら谷信傍線を選択的に用い前記特定装置の動作状態を
任意の他の装置に通知できる構成としたもので、これに
よ）、ソフトウェアに対して直接に異常を通知できない
特定装置の異常状態（動作状Ｍ）をＣＰＵ 、入出力装
ｍ％、他の装置の１１−ドウエア負担を増大させること
なく、他の任意の装置に通知でさるようにしたものでめ
る。
〔発明の実施例〕
以下図面を参照して本発明の一実施例を説明する。第１
図は本発明の一実施例を説明するだめのシステム構成例
を示すブロック図でめシ、ここではパス上に二つの処理
装置が接続され、更にこれら装置のパス使用権を決定す
るパス制御装置も上記パスに接続されるとともに、この
パス制御装置に主記憶が接続されるシステムを対象とし
、パス制御装置だけがン７トウエアに対して直接異常を
通知できない構成例を示している。第１図に於いて、１
０はシステム内の各装置間をつなぐパス、２０・・・は
それぞれこのパス１０に接続された例えば入出力処理装
置（ＩＯＰ ） 、中央処理装置（ＣＰＵ ）等の処理
装置、３０はこれら処理装置２０・・・のパス使用権を
決定するパス制御装置、４０は主記憶（ＭＥＭ ）であ
る。
図は本発明の一実施例を説明するだめのシステム構成例
を示すブロック図でめシ、ここではパス上に二つの処理
装置が接続され、更にこれら装置のパス使用権を決定す
るパス制御装置も上記パスに接続されるとともに、この
パス制御装置に主記憶が接続されるシステムを対象とし
、パス制御装置だけがン７トウエアに対して直接異常を
通知できない構成例を示している。第１図に於いて、１
０はシステム内の各装置間をつなぐパス、２０・・・は
それぞれこのパス１０に接続された例えば入出力処理装
置（ＩＯＰ ） 、中央処理装置（ＣＰＵ ）等の処理
装置、３０はこれら処理装置２０・・・のパス使用権を
決定するパス制御装置、４０は主記憶（ＭＥＭ ）であ
る。
第２図は上記構成に於けるパス１０の要部信号線の接続
構成例を示す図でりる。図中、１１乃至１１Ｃ）はそれ
ぞれパス１０内の信号線でめシ、１１はデータ／アドレ
スライン、１２はパス１０を使用する、即ちデータ転送
を行なう処理装置、ｔ ｏ （ｇからパス制御装置３０
に対し、個別にハス使用要求（ＢＵＳＲＩＣＱＵＥＳＴ
； ＺＢＳｉＲＱ ）を送付するための装置別信号線
、１３はパス制御装置３０からパス使用汝求のおった処
理装置ｚ ｏ（１）に対し、個別にパスの使用許可（Ｎ
ＥＸＴ ＢＵＳＵＳＥ ： ＺＢＳ ｉＯＫ ）を送付
するだめの装置別信号線、１４は処理装置２ｏ（１）
、ｉ ｏ Ｃｊ）Ｉｄｌｌ、又はパス制御装置３０から
処理装置２０へのデータ転送に賑して受信側の装置２ｏ
にデータの受信時期を前もって知らせるための信号（Ｔ
ＲＡＮＳＭＩＴ ； ＺＸＭＩＴ ）を送付する共通信
号線、１５はパス制御装置３０から出力対象となる処理
装に２ｃ＋（ｉ）に対し、個別にパスサイクル終了信号
（ＥＮＤ ０ＦＣＹＣＬＥ ；ＺＥＮＤｉ ）を送付す
るための装置別信号線、１６はパス制御装置３ｏの動作
状態を示す４ピツトノコート情報（ＢＣＵ ＡＣＴＩＯ
Ｎ Ｃ０ＤＥ ； ＺＢＡＣ）を処理装置２０・・・に
返送するための共通信号線、１７は受（Ｍ 確Ｍｏたメ
ツＩｇ号（ＣＯＮＦＩＲＭ；ＺＣＯＮＦ ）を送’ＩＮ
１ｌｌｔｌの装置に送付するための信号線である。
構成例を示す図でりる。図中、１１乃至１１Ｃ）はそれ
ぞれパス１０内の信号線でめシ、１１はデータ／アドレ
スライン、１２はパス１０を使用する、即ちデータ転送
を行なう処理装置、ｔ ｏ （ｇからパス制御装置３０
に対し、個別にハス使用要求（ＢＵＳＲＩＣＱＵＥＳＴ
； ＺＢＳｉＲＱ ）を送付するための装置別信号線
、１３はパス制御装置３０からパス使用汝求のおった処
理装置ｚ ｏ（１）に対し、個別にパスの使用許可（Ｎ
ＥＸＴ ＢＵＳＵＳＥ ： ＺＢＳ ｉＯＫ ）を送付
するだめの装置別信号線、１４は処理装置２ｏ（１）
、ｉ ｏ Ｃｊ）Ｉｄｌｌ、又はパス制御装置３０から
処理装置２０へのデータ転送に賑して受信側の装置２ｏ
にデータの受信時期を前もって知らせるための信号（Ｔ
ＲＡＮＳＭＩＴ ； ＺＸＭＩＴ ）を送付する共通信
号線、１５はパス制御装置３０から出力対象となる処理
装に２ｃ＋（ｉ）に対し、個別にパスサイクル終了信号
（ＥＮＤ ０ＦＣＹＣＬＥ ；ＺＥＮＤｉ ）を送付す
るための装置別信号線、１６はパス制御装置３ｏの動作
状態を示す４ピツトノコート情報（ＢＣＵ ＡＣＴＩＯ
Ｎ Ｃ０ＤＥ ； ＺＢＡＣ）を処理装置２０・・・に
返送するための共通信号線、１７は受（Ｍ 確Ｍｏたメ
ツＩｇ号（ＣＯＮＦＩＲＭ；ＺＣＯＮＦ ）を送’ＩＮ
１ｌｌｔｌの装置に送付するための信号線である。
ここで、上記したパス１ｏの具体的な仕様例を懺−１に
示す。ここではバス制御装に３０（Ｄ制御対象となる装
置２０・・・の最大接続数を〔１ｏ〕（１＝１．２．・
・・１０）とした場合を例にとりて示している。
示す。ここではバス制御装に３０（Ｄ制御対象となる装
置２０・・・の最大接続数を〔１ｏ〕（１＝１．２．・
・・１０）とした場合を例にとりて示している。
光 −１
ここで、上記表−１に示す各１６号線につき以下に説明
する。
する。
ＣＬＯＣＫ （略称； ５ｃＬｏｃＫ）パス１０のタイ
ミングを決定する基本クロックで如る。このクロックに
同期して各装置に於けるパスの争奪、データの転送等が
行なわれる。
ミングを決定する基本クロックで如る。このクロックに
同期して各装置に於けるパスの争奪、データの転送等が
行なわれる。
第３図参照。
パス争奪関係の信号
パスの優先度はパス制御装置３０が決定する。
（ＩＪ ＢＵＳ ＲＦ４ＵＥＳＴ （％祢； ＺＢＳｉ
ＲＱ ｉ＝０〜９ ）パスの使用要求信号でめシ、パス
を使用したいユニット（装置ｋ）はパスサイクルの妬め
に、この信号を′１”にする。
ＲＱ ｉ＝０〜９ ）パスの使用要求信号でめシ、パス
を使用したいユニット（装置ｋ）はパスサイクルの妬め
に、この信号を′１”にする。
容袋にはパスの使用＠Ｍｋ得るまで本信号を出し続けて
良いが、パスを１＆得した場合、仄のサイクルで出力を
停止する。
良いが、パスを１＆得した場合、仄のサイクルで出力を
停止する。
パス制御装置［！Ｌ３０内の、インタラシトセルに書き
込む場合、ＺＳＴＫＦＬ値号が′１”なら、′０”にな
るまでパスの争奪に参加しない◆。
込む場合、ＺＳＴＫＦＬ値号が′１”なら、′０”にな
るまでパスの争奪に参加しない◆。
（２） ＮＥＸＴ ＢＵＳ ｕｓｇ （略称； ＺＢＳ
ｉＯＫ ｌ＝０〜９ ）この信号の意味はＺＸＭＩＴ信
号の状態によって異なる。
ｉＯＫ ｌ＝０〜９ ）この信号の意味はＺＸＭＩＴ信
号の状態によって異なる。
ＺＸＭＩＴが０”の場合
本信号はこれを受取９たが次のサイクルでノ々スを使用
できるか否かを示す信号でるる。
できるか否かを示す信号でるる。
パス要求（ＺＢＳＩＲＱ ）を出力した装置は、ノ々ス
サイクルのｉｂに本信号をサンプリングし、１”ならば
、自分よシパス争奪上の鈑先度の高いユニットが、パス
を要求していないので、自分がパスを取得したと判断し
て、次のノ々スサイクルでパスを使用する。
サイクルのｉｂに本信号をサンプリングし、１”ならば
、自分よシパス争奪上の鈑先度の高いユニットが、パス
を要求していないので、自分がパスを取得したと判断し
て、次のノ々スサイクルでパスを使用する。
ＺＸＭＩＴが“１＃の場合
本信号はこれを受取りだユニットがそのサイクルでパス
上のｒ−夕を受取るか否かを示す信号である。
上のｒ−夕を受取るか否かを示す信号である。
（３） ＨＯＬＤ （略称； ＺＨＯ，ＬＤ ）本信号
は、パスを得九二二、）が次のノ々スサイクルも継続し
てパスを使用したい時に用いる。
は、パスを得九二二、）が次のノ々スサイクルも継続し
てパスを使用したい時に用いる。
本信号が′１＃の時、パスの争奪は中止される。
自分がパスを２サイクル以上ｗｈして使用したい装置は
パス取得後、最初のデータ出力と同時にＨＯＬＤ ′ｉ
ｔ’ １”にし、パスが不要となる１サイクル前にＨＯ
ＬＤを′０”にする。
パス取得後、最初のデータ出力と同時にＨＯＬＤ ′ｉ
ｔ’ １”にし、パスが不要となる１サイクル前にＨＯ
ＬＤを′０”にする。
ＨＯＬＤを出力したユニットは、次のノ＜スサイクルで
も無条件にパスを使用することができる。
も無条件にパスを使用することができる。
即ちＨＯＬＤは、最も優先度の高いパス要求として機能
する◎ （４） ＩＣ５ＴＡＣＫ ＦＵＬＬ （略称； ＺＳＴ
ＫＦＬ ）パス制御装置３０から出力もれる信号であシ
、パス制御装置３０が他の装置からのＷＲＩＴＥＩＮＴ
ＥＲＲＵＰＴ ＣＥＬＬコマンドを受付けられない事を
示す。
する◎ （４） ＩＣ５ＴＡＣＫ ＦＵＬＬ （略称； ＺＳＴ
ＫＦＬ ）パス制御装置３０から出力もれる信号であシ
、パス制御装置３０が他の装置からのＷＲＩＴＥＩＮＴ
ＥＲＲＵＰＴ ＣＥＬＬコマンドを受付けられない事を
示す。
インタラブトセルを簀き込もうとする場合、各装置は本
信号をチェックし、′１”の場合、バス賢求を延期する
。
信号をチェックし、′１”の場合、バス賢求を延期する
。
本信号が１＃になりたサイクルに丁でにパス安水を出力
している場合、パスを取得してもインタ２ノドセルへの
誉き込みを行なわない。
している場合、パスを取得してもインタ２ノドセルへの
誉き込みを行なわない。
本信号が′０″になったわと、改めてパス要求をおこな
い、パス収得後、インタ２ブトセルへの、書き込みを行
なう（第４図（荀参照）。
い、パス収得後、インタ２ブトセルへの、書き込みを行
なう（第４図（荀参照）。
ＺＳＴＫＦＬが１＃になるＩＴ前に、／４スを取得した
装置はＺＳＴＫＦＬにかかわシなくインタ２グトセルの
書き込みを行なう為、パス制御装置３０はｚｓＴｘＦｂ
出力時も、最低１りのアクセス要求は受付は可能である
（第４図（ｂ）参照）スタックの数は少なくとも８個は
用意される。
装置はＺＳＴＫＦＬにかかわシなくインタ２グトセルの
書き込みを行なう為、パス制御装置３０はｚｓＴｘＦｂ
出力時も、最低１りのアクセス要求は受付は可能である
（第４図（ｂ）参照）スタックの数は少なくとも８個は
用意される。
データ／アドレス転送関係の信号
（１） ＡＤＤＲＥＳＳ／ＤＡＴＡ （略称； ＺＤＡ
Ｄｎ ｎ＝ｏ Ｏ〜３１ ）アドレスまたはデータを転
送する為の３２ビツトの双方向性ライン。
Ｄｎ ｎ＝ｏ Ｏ〜３１ ）アドレスまたはデータを転
送する為の３２ビツトの双方向性ライン。
メモリアクセスの場合、最初のパスサイクルでメモリア
ドレスが、次のサイクルでデータが送られる。
ドレスが、次のサイクルでデータが送られる。
アドレスは３２ ｂｉｔでメジ、論理アドレスの場合と
実アドレスの場合とがめる。これらはＺＶＭＯＤＥ信号
で指定する。
実アドレスの場合とがめる。これらはＺＶＭＯＤＥ信号
で指定する。
（２） ＡＪ）ＤＲＥ８Ｓ／Ｉ）ＡＴＡ ＰＡＲＩＴＹ
（略称ＺＤＡＤＰｎ ｎ＝０〜３ ） ＡＤＤＲＥ８８／ＤＡＴＡ伯号のＩ臂すティ。
（略称ＺＤＡＤＰｎ ｎ＝０〜３ ） ＡＤＤＲＥ８８／ＤＡＴＡ伯号のＩ臂すティ。
ＡＤＤＲＥＳＳ／ＤＡＴＡ 信号８本毎に１本のノ９リ
テイがつく。
テイがつく。
パリティは奇数パリティとする。
ｚＤＡＤＯＯ〜０７のノＪ？リテイ・・・・・・ｚＤＡ
ＤＰＯＺＤＡＤＯ８〜１５のパリティ・・・・・・ｚＤ
ＡＤＰＩＺＤＡＤ１６〜２３のノ臂すテ４−・・・−・
ＺＤＡＤＰ２ＺＤＡＤ２４〜３１ （２）バリアー ４
・−・・・−ＺＤＡＤＰ３（３）ｃｏｍｑμｏＮｇ
（略称； ＺＣＯＭＺｎ ｎ＝０〜３ ）本信号はパス
コマンドと誉き込みデータのゾーン指定とに使いわけら
れる。
ＤＰＯＺＤＡＤＯ８〜１５のパリティ・・・・・・ｚＤ
ＡＤＰＩＺＤＡＤ１６〜２３のノ臂すテ４−・・・−・
ＺＤＡＤＰ２ＺＤＡＤ２４〜３１ （２）バリアー ４
・−・・・−ＺＤＡＤＰ３（３）ｃｏｍｑμｏＮｇ
（略称； ＺＣＯＭＺｎ ｎ＝０〜３ ）本信号はパス
コマンドと誉き込みデータのゾーン指定とに使いわけら
れる。
轟） ”ＣＯＭＭＡＮＤ
本信号は駕常、コマンドとして使用される。
コマンド コードと意味を狭−２に示す。
表 −２
各コマンドの機能を以下に示す口
（ａ） ＮＯＰ
装置に何の動作も起こさない。
但しＣＯＮＦＩＲＭ （後記）の返信は正常に行なうこ
と。
と。
本コマンドはパス及び装置の動作確認に用いる。
（ｂ） ＡＤＤＲＥＳＳ ＴＲＡＮＳＬＡＴＥバス制御
装置３０に対しアドレス袈換を要求する。パス制御装置
３Ｑは通常のメモリアクセスコマンドと同様に論理アド
レスを実アドレスに変換するが、メモリをアクセスする
のではなく変換恢の芙アドレスを返送する。
装置３０に対しアドレス袈換を要求する。パス制御装置
３Ｑは通常のメモリアクセスコマンドと同様に論理アド
レスを実アドレスに変換するが、メモリをアクセスする
のではなく変換恢の芙アドレスを返送する。
（ｃ） ＲＥＳＰＯＮＳＥ ＤＡＴＡ
以前に出力した、リード系のコマンドに対する応答デー
タがパスコントローラからパスに出力されているφを示
す。
タがパスコントローラからパスに出力されているφを示
す。
（Φ ＲＥＡＤ ＩＮＴＥＲＲＵＰＴ ＣＥＬＬＣＰＵ
がパス制御装置３０のＩＣ（ＩＮＴＥＲＲＵＰＴ ＣＥ
ＬＬ ）を読むときに使用する。このコマンド実行後に
ＩＣスタックがをになれば、パス制御装置３０はＣＰＵ
への割込み信号をとめる。
がパス制御装置３０のＩＣ（ＩＮＴＥＲＲＵＰＴ ＣＥ
ＬＬ ）を読むときに使用する。このコマンド実行後に
ＩＣスタックがをになれば、パス制御装置３０はＣＰＵ
への割込み信号をとめる。
（ａ） ５ＴＡＲＴ Ｉｌｏ （略称ＳＩＯコマンド）
Ｉｌｏ ユニット（ＩＯＰ 、 ＤＩＳＣ／ＭＴ Ｃ０
ＮＴＲ０ＬＬＥＲ等）に対する動作指示。本コマンドは
３パスサイクルで終了する。最初のサイクルでＣＰＵは
本コマンドと共にユニット着号をＺＤＡＤラインを介し
て送出する。パス制御装置３０は送られたユニ。
Ｉｌｏ ユニット（ＩＯＰ 、 ＤＩＳＣ／ＭＴ Ｃ０
ＮＴＲ０ＬＬＥＲ等）に対する動作指示。本コマンドは
３パスサイクルで終了する。最初のサイクルでＣＰＵは
本コマンドと共にユニット着号をＺＤＡＤラインを介し
て送出する。パス制御装置３０は送られたユニ。
ト査号をデコードして、次のサイクルでＺＢＳｉＯＫと
ＺＸＭＩＴを出す。３−ｖ目のサイクルでＣＰＵは本コ
マンドとともにＣＰＨアドレスをＺＤＡＤラインを介し
て送出する。前のサイクルでＺＢＳｉＯＫにょ）指定さ
れたユニットはこのサイクルでコマンドとＣＰＨアドレ
スを受け取る。もしこのユニットがＢＵＳＹ状態でおれ
ば、ＣＯＮＦＩＲＭ フィンでその旨を送出し、 ＳＩ
Ｏコマンドを出し７’ｃ ＣＰＵがこれを受信する。本
コマンドはマルチＣＰＵ時に、ＣＰＵ間の連絡にも使用
される。
ＺＸＭＩＴを出す。３−ｖ目のサイクルでＣＰＵは本コ
マンドとともにＣＰＨアドレスをＺＤＡＤラインを介し
て送出する。前のサイクルでＺＢＳｉＯＫにょ）指定さ
れたユニットはこのサイクルでコマンドとＣＰＨアドレ
スを受け取る。もしこのユニットがＢＵＳＹ状態でおれ
ば、ＣＯＮＦＩＲＭ フィンでその旨を送出し、 ＳＩ
Ｏコマンドを出し７’ｃ ＣＰＵがこれを受信する。本
コマンドはマルチＣＰＵ時に、ＣＰＵ間の連絡にも使用
される。
（ｆ） ＷＲＩＴＥ ＩＮＴＥＲＲＵＰＴ ＣＥＬＬＩ
ｌｏからＢＣＵに割込みデータを送る為に用いら□れる
。
ｌｏからＢＣＵに割込みデータを送る為に用いら□れる
。
本コマンドと共にアドレス／データライン上に割込みデ
ータ（ＩＮＴＥＲＲＵＰＴ ＣＥＬＬ ）が送られる。
ータ（ＩＮＴＥＲＲＵＰＴ ＣＥＬＬ ）が送られる。
ＩＮＴＥＲＲＵＰＴ ＣＥＬＬは２ワードから成シ、パ
ス上を２゛回連続して送られる。
ス上を２゛回連続して送られる。
バス制御装置３０に送られたＩＣはスタックされ、バス
制御装置３０からＣＰＵへ割込与がかけられる。本コマ
ンドの実行に際してはＺＳＴＫＦＬ金調べる必要・かめ
る。
制御装置３０からＣＰＵへ割込与がかけられる。本コマ
ンドの実行に際してはＺＳＴＫＦＬ金調べる必要・かめ
る。
（ｇ） ＲＥＡＤ ＢＣＵ−ＲＥＧＩＳＴＥＲバス制御
装に３０内の各種レジスタの読みだしを行なう。
装に３０内の各種レジスタの読みだしを行なう。
レジスタの指定は同時に送られるＺＤＡＤ ／Ｆイン上
のレジスタ指定コードによる。
のレジスタ指定コードによる。
伽） 廚彊ＯＲＹ ＲＥＡＤ ５ＩＮＧＬＥメモリから
１ワードのデータをリードする為に用いられる。
１ワードのデータをリードする為に用いられる。
本コマンドと共にパス上にメモリアドレスを出力する。
メモリは本コマンドを受信すると指定されたアドレスか
ら１ワードのデータをリードし、ＲＥＳＰＯＮＥ ＤＡ
ＴＡコマンドと共に送信装置に送シ返す０ （１） 憇ＭＯＲＹ ＲＥＡＤ ＤＯＵＢＬＥメ屯りか
ら２ワードのデータをリードする為に用いられる。
ら１ワードのデータをリードし、ＲＥＳＰＯＮＥ ＤＡ
ＴＡコマンドと共に送信装置に送シ返す０ （１） 憇ＭＯＲＹ ＲＥＡＤ ＤＯＵＢＬＥメ屯りか
ら２ワードのデータをリードする為に用いられる。
本コマンドと共にパス上にメモリアドレスを出力する。
メ七りは本コマンドを受信すると指定されたアドレスか
ら２ワードのデータを読みだし、ＲＥＳＰＯＮＥ ＤＡ
ＴＡコマンドと共に２バスサイクルに分けて送信ユニッ
トに送シ返す。
ら２ワードのデータを読みだし、ＲＥＳＰＯＮＥ ＤＡ
ＴＡコマンドと共に２バスサイクルに分けて送信ユニッ
トに送シ返す。
先に返送されるデータはメモリアドレスで指定されたワ
ード側とする。
ード側とする。
（ｊ） 厖ＭＯＲＹ ＲＥＡＤ ＱＵＡＤＲＵＰＩ、Ｅ
メ七りから４ワードのデータを読みだす。パス制御装置
３０は本コマンドを党付けるとメモリから４ワードを読
みだし、このデータを４サイクルに分けて返送する。指
定されたアドレスのビット２８〜３１はゼロとみなして
４ワード境界の頭から転送する。
メ七りから４ワードのデータを読みだす。パス制御装置
３０は本コマンドを党付けるとメモリから４ワードを読
みだし、このデータを４サイクルに分けて返送する。指
定されたアドレスのビット２８〜３１はゼロとみなして
４ワード境界の頭から転送する。
（助 ＷＲＩＴＥ ＢＣＵ−ＲＥＧＩＳＴＥＲバス制御
装置３０内の各種レジスタにデータを沓きこむ。本コマ
ンドは２パスサイクルから成シ、最初のサイクルでレジ
スタ指定のコードを送シ、次のサイクルで誉きこむべき
データを送る。
装置３０内の各種レジスタにデータを沓きこむ。本コマ
ンドは２パスサイクルから成シ、最初のサイクルでレジ
スタ指定のコードを送シ、次のサイクルで誉きこむべき
データを送る。
（１） 犯ＭＯＲＹ ＴＥＳＴ＆ＳＥＴメ七りから１ワ
ードのデータを読みだすと共に、読みだした番地にオー
ル” １ ’ （ＦＦＦＦＦＦＦｌｉ”）を誓きこむ。
ードのデータを読みだすと共に、読みだした番地にオー
ル” １ ’ （ＦＦＦＦＦＦＦｌｉ”）を誓きこむ。
パス上のシーケンスはＭＥＭｉＯＲＹＲＥＡＤ ５ＩＮ
ＧＬＥと同様でおる。
ＧＬＥと同様でおる。
（ｄ ＭＥＭＯＲＹ ｗＲ１’ｒｇ Ｂｙ ＺＯＮＥ
５ＩＮＧＬＥメ七りに１ワードのデータをライトする為
に用いられる。
５ＩＮＧＬＥメ七りに１ワードのデータをライトする為
に用いられる。
本コマンドは連続した二つのパスサイクルから成シ、第
１サイクルでは本コマンドと共にパス上にメモリアドレ
スを出力し、第２サイクルで２イトデータとＺＯＮＫ
（後記）を出力する。
１サイクルでは本コマンドと共にパス上にメモリアドレ
スを出力し、第２サイクルで２イトデータとＺＯＮＫ
（後記）を出力する。
（ｎ）ＭＥＭＯＲＹ ＷＲＩＴＥ ＢＹ ＺＯＮＥ Ｄ
ＯＵＢＬＥメモリに２ワードのデータをライトする為に
用いられる。
ＯＵＢＬＥメモリに２ワードのデータをライトする為に
用いられる。
本コマンドは連続した三つのパスサイクルから成ル、第
１サイクルでは本コマンドと共にパス上にメモリアドレ
スを出力し、第２サイクル。
１サイクルでは本コマンドと共にパス上にメモリアドレ
スを出力し、第２サイクル。
第３サイクルでライトデータとＺＯＮＥを出力する。
先に送られるｒ−夕はメモリアドレスで指定されたワー
ド側とする。
ド側とする。
（Ｂ） ＺＯＮＥ
メモリライトコマンドに絖〈ｒ−タ転送すイクル時、Ｚ
ＣＯＭＺｎはライトバイトゾーン指定（ＺＯＮＥ ）と
して使用される。
ＣＯＭＺｎはライトバイトゾーン指定（ＺＯＮＥ ）と
して使用される。
ＺＯＮＥの４ビツトは４バイト幅のデータのどの位置を
メモリにライトするかを示すものであυ、ＺＯＮＢに１
＃が立っているバイト位置のデータだけが・書替えられ
る。このゾーン指定例を表−３に示す。
メモリにライトするかを示すものであυ、ＺＯＮＢに１
＃が立っているバイト位置のデータだけが・書替えられ
る。このゾーン指定例を表−３に示す。
＊本部が誉替見られるバイト位置を示す。
表−３
（４） ＣＯＭＭＡＮＤ／ＺＯＮＥ ＰＡＲＩＴＹ （
略称； ＺＣＯＭＺＰ ）Ｃｏ協圓鳴４０吊信号に対す
るＡｌリティである。
略称； ＺＣＯＭＺＰ ）Ｃｏ協圓鳴４０吊信号に対す
るＡｌリティである。
Ａ？リティは奇数パリティとする。
（５） ＲＥＱＵＥＳＴ ＦＲＯＭ ＣＰＵ／ＩＯ（略
称； ＺＣＰＵＩＯ）パス制御装＠ＳＯへの要求がＣＰ
Ｕから（ＺＣＰＵＩＯ＝″１１）かエバから（ＺＣＰＵ
ＩＯ＝”０’）かを衣示する。本信号によってアドレス
変換中のＰＴ％Ｖのプレゼントビットとして・どのビッ
トを使用するかを決定する。このラインはプルアップさ
れて通常″０”になっているのでＩ１０ユニットはこの
信号を出力する必要はない。
称； ＺＣＰＵＩＯ）パス制御装＠ＳＯへの要求がＣＰ
Ｕから（ＺＣＰＵＩＯ＝″１１）かエバから（ＺＣＰＵ
ＩＯ＝”０’）かを衣示する。本信号によってアドレス
変換中のＰＴ％Ｖのプレゼントビットとして・どのビッ
トを使用するかを決定する。このラインはプルアップさ
れて通常″０”になっているのでＩ１０ユニットはこの
信号を出力する必要はない。
（６） ＭＡＬ、／ＶＩＲＴｔｌＡＬ ＭＯＤＥ （略
称；２■ＯＤＥ ）パス制御装置３０に送られたアドレ
スが実アドレスか仮想アドレスかをパス上にアドレスが
送出１れているサイクルで指定する。
称；２■ＯＤＥ ）パス制御装置３０に送られたアドレ
スが実アドレスか仮想アドレスかをパス上にアドレスが
送出１れているサイクルで指定する。
（７） ＥＮＤ ＯＦ ＣＹＣＬＥ （略称： Ｚｋ：
ＮＤｌ ）パス制御装置！ｔｓｏに対するアクセスがあ
るとその後２サイクル以降にＺＥＮＤｉと共にＢＡＣを
返す。
ＮＤｌ ）パス制御装置！ｔｓｏに対するアクセスがあ
るとその後２サイクル以降にＺＥＮＤｉと共にＢＡＣを
返す。
（８） ＢＣＵ ＡＣＴＩＯＮ ＣＯＤｇ （略称；
ＺＢＡＣｎ ｎ＝０〜３ ）パス制御装置３０の動作を
４ビツトのコードで返す。
ＺＢＡＣｎ ｎ＝０〜３ ）パス制御装置３０の動作を
４ビツトのコードで返す。
コード
００ＸＸ Ｎｏｒｍａｌ
０１ＸＸ ＰａｇｉｎｇＥｒｒｏｒ ０１００ 仮想空
間がない０１０１ ミッシングページと なった ０１１０ サイズニジ−でめる ０１１１ 実メモリの存在しな い着地でめる １０ＸＸ Ｉｌｌｅｇａｌ Ａｃｃｅｓｓｌｏｏｏ Ｒ
ＥＡＬＭＯＬ）Ｅ時定Ａ １００１ Ｕｎｄ＠ｆｉｎｅｄ ＲＥＧ−ＣＯＤＥｌｏ
ｌｏ ＩＣ５ＴＡＣＫ ＥＭＰＴＹｌｌＸＸ Ｍｅｍｏ
ｒｙ Ｄｏｕｂｌｅ−Ｅｒｒｏｒ（９ン ＦＩＲ８Ｔ
ＣＯＭＭＡＮＤ （略称 ； ＺＦ８ＴＣＭ ）コマン
ドジ−タンスが複数サイクルに渡る時叡初のサイクル、
又は１サイクルで終了するコマンドの場合はそのサイク
ルで１”になって最初のコマンドが送られている事を表
わす。
間がない０１０１ ミッシングページと なった ０１１０ サイズニジ−でめる ０１１１ 実メモリの存在しな い着地でめる １０ＸＸ Ｉｌｌｅｇａｌ Ａｃｃｅｓｓｌｏｏｏ Ｒ
ＥＡＬＭＯＬ）Ｅ時定Ａ １００１ Ｕｎｄ＠ｆｉｎｅｄ ＲＥＧ−ＣＯＤＥｌｏ
ｌｏ ＩＣ５ＴＡＣＫ ＥＭＰＴＹｌｌＸＸ Ｍｅｍｏ
ｒｙ Ｄｏｕｂｌｅ−Ｅｒｒｏｒ（９ン ＦＩＲ８Ｔ
ＣＯＭＭＡＮＤ （略称 ； ＺＦ８ＴＣＭ ）コマン
ドジ−タンスが複数サイクルに渡る時叡初のサイクル、
又は１サイクルで終了するコマンドの場合はそのサイク
ルで１”になって最初のコマンドが送られている事を表
わす。
（１０ＴＲＡＮＳＭＩＴ （略称； ＺＸＭＩＴ ）Ｚ
Ｂ８１０Ｋが１”になっているユニットに次のサイクル
でパス制御装置ｓＯからデータを送出する事を表わす。
Ｂ８１０Ｋが１”になっているユニットに次のサイクル
でパス制御装置ｓＯからデータを送出する事を表わす。
但しＳＩＯコマンドではＺＸＭＩＴは特殊な使われ方を
する。
する。
転送確認用信号
（１） ＣＯＮＦＩＲＭ （略称； ＺＣＯＮＦｎ ｎ
＝０〜３ ）受信確認の為の信号でめシ、アドレス／デ
ータ受信から２パスサイクル後に／４ス上に送出される
。
＝０〜３ ）受信確認の為の信号でめシ、アドレス／デ
ータ受信から２パスサイクル後に／４ス上に送出される
。
送信装置は２バスサイクル目のＣＯＮＦＩＲＭラインを
調べて、正常動作を確認する。
調べて、正常動作を確認する。
ＣＯＮＦＩＲＭ の意味とコード
００＃・・・ＮＯＲＭＡＬ
データ、コマンド、アドレス吟が正しく受信されｆｃ事
を示す。
を示す。
０１＃・・・ＢＵＯＹ
受信装置が他の処理を行なっていて、データ、コマンド
、アドレス等を受けられないことを示す。 ・ ＊自分がＩｌｏまたはメモリにリード要求を出したユニ
ットは、それに対する応答（ＲｇｓｐＯＮｓＥ−ＤＡＴ
＾）に関してＢＵＳＹを返してはならない。
、アドレス等を受けられないことを示す。 ・ ＊自分がＩｌｏまたはメモリにリード要求を出したユニ
ットは、それに対する応答（ＲｇｓｐＯＮｓＥ−ＤＡＴ
＾）に関してＢＵＳＹを返してはならない。
１１１０” ・・・ＢＵＳ ＰＡＲＩＴＹ ＥＲＲＯＲ
ＺＤＡＤライン又はＺＣＯＭＺラインにパリティエラー
がおったことを示す。
ＺＤＡＤライン又はＺＣＯＭＺラインにパリティエラー
がおったことを示す。
“１１＃・・・Ｎｏ ＲＥＳＰＯＮＳＥ・存在しないユ
ニットへのアクセス ・ＩＬＬＥＧＡＬ ＢＵＳ ＢＥＱＵＥＮＳＥ・ＩＬＬ
ＥＧＡＬ ＣＯＭＭＡＮＤ ・ユニットの異常による無応答 等の場合、Ｎｏ ＲＥＳＰＯＮＳＥとなる。
ニットへのアクセス ・ＩＬＬＥＧＡＬ ＢＵＳ ＢＥＱＵＥＮＳＥ・ＩＬＬ
ＥＧＡＬ ＣＯＭＭＡＮＤ ・ユニットの異常による無応答 等の場合、Ｎｏ ＲＥＳＰＯＮＳＥとなる。
割込み関係の信号
ＩＮＴＥＲＲＵＰＴ ＲＥＱＵＥＳＴ （略称； ＺＩ
ＮＴＲＱ ＞Ｉｌｏの起動とＩｌｏからの割込みは以下
の順序で行なわれる。
ＮＴＲＱ ＞Ｉｌｏの起動とＩｌｏからの割込みは以下
の順序で行なわれる。
（ａ） ＣＰＵは、ＳＩＯコマンドによシ指定されたユ
ニットへＣＰＨアドレスを送る。
ニットへＣＰＨアドレスを送る。
（ＳＩＯの送信及び受付）
（ｂ） ＳＩＯを受取ったユニットはＩ１０処理を開始
する。
する。
（ｅ） 処理終了後、各ユニットはパス制御装置３０へ
Ｗｒｉｔｅ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌコマンドを
用いてパス制御装置３０のＩＣスタックへインタラブド
・セルを書き込む。ただしＩＣ５ｔａｃｋ Ｆｕｌｌな
らＷｒｉｔｅ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌコマンド
はださないこと。
Ｗｒｉｔｅ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌコマンドを
用いてパス制御装置３０のＩＣスタックへインタラブド
・セルを書き込む。ただしＩＣ５ｔａｃｋ Ｆｕｌｌな
らＷｒｉｔｅ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌコマンド
はださないこと。
（Ｑ パス制御装置３０はスタックにエントリーができ
るとＣＰＵへ割込みをかける。（ＺＩＮＴＲＥＱを使う
） （ｅ） ＣＰＵは割込み信号を受けるとパス制御装置３
０にたいしＲｅａｄ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌコ
マンドを送シ、セルデータを要求する。
るとＣＰＵへ割込みをかける。（ＺＩＮＴＲＥＱを使う
） （ｅ） ＣＰＵは割込み信号を受けるとパス制御装置３
０にたいしＲｅａｄ Ｉｎｔｅｒｒｕｐｔ Ｃｅ１ｌコ
マンドを送シ、セルデータを要求する。
（ｆ） パス制御装置３０はデータを送信後ＩＣスタッ
クが空になるまでＺ ＩＮＴＲＥＱをだしつづけ、空に
なるとＺ ＩＮＴＲＥＱを止める。
クが空になるまでＺ ＩＮＴＲＥＱをだしつづけ、空に
なるとＺ ＩＮＴＲＥＱを止める。
軸） パス制御装置３ｏのＩＣスタックの、あきスペー
スが残シ一つになるとパス制御装置３ｏはＺＳＴＫＦＬ
ｔ−便って、セルデータが送られるのを禁止する。
スが残シ一つになるとパス制御装置３ｏはＺＳＴＫＦＬ
ｔ−便って、セルデータが送られるのを禁止する。
その他の信号
ＴＩ避ＲＩＮＴＥＲＲＵＰＴ （略称；講ＩＮＴ ）パ
ス制御装置３０のＷＤＴ （Ｗａｔｃｈ ｄｏｇ ｔｉ
ｍｏｒ ）の割込み条件が発生するとこのラインを便っ
てＣＰＵに通報する。
ス制御装置３０のＷＤＴ （Ｗａｔｃｈ ｄｏｇ ｔｉ
ｍｏｒ ）の割込み条件が発生するとこのラインを便っ
てＣＰＵに通報する。
第５図は本発明の一実施例に於ける各装置間のデータ通
信動作を説明するためのパスコマンドシーケンス例を示
したもので、ここでは、処理装置２０がパス制御装置３
０に対して主記憶読出しコマンド（メそリリードコマン
ド）を送出した際の手ｊ陳を例にとって示している。
信動作を説明するためのパスコマンドシーケンス例を示
したもので、ここでは、処理装置２０がパス制御装置３
０に対して主記憶読出しコマンド（メそリリードコマン
ド）を送出した際の手ｊ陳を例にとって示している。
ここで、第５図を参照しなから一実施例の動作を説明す
る。パス１０上に接続された処理装置２（＋（１）カら
、ＺＢＳＩＲＱ （パス使用要求）゛が送出されると、
この信号が信号線１２を介してパス制御装置３０に受付
けられる。パス制御１１装置３０は、その要求に応答し
て、パス使用優先度を決定し、パスの使用を許可すると
、信号線１３を介して対応する処理装置２０（υに、Ｚ
ＢＳＩＯＫ （パス使用許可）を送出する。地理装置Ｊ
Ｏ（１）はＣＯＺＢＳＩＯＫを受取ると、／４ ス１
ｏ ノ使用が可能であることを認識し、次のパスサイク
ルでパス１０を使用する。即ち、ここでは、コマンド（
メモリリードコマンド）、及びアドレスがパス１０を介
してパス制御装置３０に送出される。このパス１０上の
情報に従い主記憶４０が読出し制御される。パス制御装
置３０は上記処理装置Ｊ（７（１）よシ上記コマンド、
及びアドレスを受けると、データ転送の確認の為に、Ｚ
ＣＯＮＦを信号線１７上に送出する。この際、パス制御
装置３０に於いて、パス１０上のコマンド、及びアドレ
スが何れの装置から送出されたものであるかは、既に前
述のＺＳＢＩＲＱ信号の受信時において認識している。
る。パス１０上に接続された処理装置２（＋（１）カら
、ＺＢＳＩＲＱ （パス使用要求）゛が送出されると、
この信号が信号線１２を介してパス制御装置３０に受付
けられる。パス制御１１装置３０は、その要求に応答し
て、パス使用優先度を決定し、パスの使用を許可すると
、信号線１３を介して対応する処理装置２０（υに、Ｚ
ＢＳＩＯＫ （パス使用許可）を送出する。地理装置Ｊ
Ｏ（１）はＣＯＺＢＳＩＯＫを受取ると、／４ ス１
ｏ ノ使用が可能であることを認識し、次のパスサイク
ルでパス１０を使用する。即ち、ここでは、コマンド（
メモリリードコマンド）、及びアドレスがパス１０を介
してパス制御装置３０に送出される。このパス１０上の
情報に従い主記憶４０が読出し制御される。パス制御装
置３０は上記処理装置Ｊ（７（１）よシ上記コマンド、
及びアドレスを受けると、データ転送の確認の為に、Ｚ
ＣＯＮＦを信号線１７上に送出する。この際、パス制御
装置３０に於いて、パス１０上のコマンド、及びアドレ
スが何れの装置から送出されたものであるかは、既に前
述のＺＳＢＩＲＱ信号の受信時において認識している。
パス制御装置３０は主記憶４００胱出し動作が終了する
と主記憶４０よシ続出されたデータを対応処理装置Ｘ
０（１）に送付すべく、信号線１３のうちの装置２０（
りに固有の信号線ＪＪ（１）に、ＺＢＳＩＯＫを送出す
るとともに、同サイクルにて、共通の１ｄ号線１４に、
ＺＸＭＩＴを送出する。装置２０（１）は、上記信号線
１３よ１１ ＺＢＳＩＯＫを受け、信号線１４よｌ）
ＺＸＭＩＴを受けると、データの受信時期を認識し、次
のパスサイクルでコマンド（レスポンスデータ）とデー
タ（読出しデータ）を受信する。このデータ転送の確認
のために、処理装置２．０から信号線１７上にＺＣＯＮ
Ｆが出力される。一方、パス制御装置３０はメそリリー
ドコマンドに対する動作の終了状態を示すＺ ＢＡＣ信
号を信号！！１６上に送出するとともに、処理装［１ｉ
ｚＯ（１）を指定するために対応する信号線１５（１）
上にｚＥＮＤ （１）を出力する。これによって、処理
装置２０（１）はパス１０上のデータ転送確認手段と独
立して、パス制御装置３０の動作の確認をすることがで
きる。
と主記憶４０よシ続出されたデータを対応処理装置Ｘ
０（１）に送付すべく、信号線１３のうちの装置２０（
りに固有の信号線ＪＪ（１）に、ＺＢＳＩＯＫを送出す
るとともに、同サイクルにて、共通の１ｄ号線１４に、
ＺＸＭＩＴを送出する。装置２０（１）は、上記信号線
１３よ１１ ＺＢＳＩＯＫを受け、信号線１４よｌ）
ＺＸＭＩＴを受けると、データの受信時期を認識し、次
のパスサイクルでコマンド（レスポンスデータ）とデー
タ（読出しデータ）を受信する。このデータ転送の確認
のために、処理装置２．０から信号線１７上にＺＣＯＮ
Ｆが出力される。一方、パス制御装置３０はメそリリー
ドコマンドに対する動作の終了状態を示すＺ ＢＡＣ信
号を信号！！１６上に送出するとともに、処理装［１ｉ
ｚＯ（１）を指定するために対応する信号線１５（１）
上にｚＥＮＤ （１）を出力する。これによって、処理
装置２０（１）はパス１０上のデータ転送確認手段と独
立して、パス制御装置３０の動作の確認をすることがで
きる。
このようにして、異常を直接他装置に通知することので
きる機能をもたないパス制御装置３０のコマンド動作状
態を、処理装置１ｉ２０・・・に制御負担をかけること
なく通知できる。これによシ、システムの故障解析が容
易に行なえるとともに、パス制御装置ＳＯにアドレス変
換Ｗ榊をもたせた場合にミッシングページフォルテの通
知手段が提供でき゛る。
きる機能をもたないパス制御装置３０のコマンド動作状
態を、処理装置１ｉ２０・・・に制御負担をかけること
なく通知できる。これによシ、システムの故障解析が容
易に行なえるとともに、パス制御装置ＳＯにアドレス変
換Ｗ榊をもたせた場合にミッシングページフォルテの通
知手段が提供でき゛る。
以上詳記したように本発明によれば、複数の装置がバス
接続される情報処理システムに於いて、前記バス接続さ
れた各装置に、データ受信時にデータが正しく受信され
たか否かを示す受信確認情報をデータ受信時から所定の
バスサイクルを経て送出する手段、及び前記バス上に接
続された他装置からの受信確認情報を認識する手段を設
け、前記装置のうちの特定の装置に、該装置の動作状態
を表わす動作状態情報とこの動作状態情報の出力時期を
知らせる通知情報と前記動作状態情報の送付先装置を指
定する指定情報とを出力する手段を設け、前記バスに、
前記受信確認情報を前記パス上に接ｉ−ｇれた他装置に
共通に送付する信号線と帥起動作状悪情報を前記パス上
に接続された他装置に共通に送付する信号線と前記通知
情報を前記パス上に接続された他装置に共通に送付する
信号線と前記指定情報を対応する装置に個別に送付する
信号線とを設けて、これら各信号線を選択的に用い前記
特定装置の動作状態を任意の他の装置に通知できる構成
としたことによυ、ソフトウェアに対して直接に異常を
通知できない特定装置の異常状態（動作状態）をＣＰＵ
、入出力表置等、他装置の金物負担を増大させることな
く、任意の装置に通知できるパス上に接続された装置間
のバスコマンド確認方式が提供できる。
接続される情報処理システムに於いて、前記バス接続さ
れた各装置に、データ受信時にデータが正しく受信され
たか否かを示す受信確認情報をデータ受信時から所定の
バスサイクルを経て送出する手段、及び前記バス上に接
続された他装置からの受信確認情報を認識する手段を設
け、前記装置のうちの特定の装置に、該装置の動作状態
を表わす動作状態情報とこの動作状態情報の出力時期を
知らせる通知情報と前記動作状態情報の送付先装置を指
定する指定情報とを出力する手段を設け、前記バスに、
前記受信確認情報を前記パス上に接ｉ−ｇれた他装置に
共通に送付する信号線と帥起動作状悪情報を前記パス上
に接続された他装置に共通に送付する信号線と前記通知
情報を前記パス上に接続された他装置に共通に送付する
信号線と前記指定情報を対応する装置に個別に送付する
信号線とを設けて、これら各信号線を選択的に用い前記
特定装置の動作状態を任意の他の装置に通知できる構成
としたことによυ、ソフトウェアに対して直接に異常を
通知できない特定装置の異常状態（動作状態）をＣＰＵ
、入出力表置等、他装置の金物負担を増大させることな
く、任意の装置に通知できるパス上に接続された装置間
のバスコマンド確認方式が提供できる。
第１図は本発明の一災施例に於けるシステム構成を示す
ブロック図、ｍ２図は上記実施例に於ける要部のパス接
＠構成を示すブロック図、第３図、及び第４図ｔ４それ
ぞれ上記実施例に於けるバス使用タイミングを説明する
ための図、第５図は上記実施例の動作を説明するための
ノ々スコマンドシーケンス例を示す図でりる。 １０・・・バス、１１〜１７・・・信号線、２０・・・
処理装置、３０・・・バス制御装置、４０・・・王記憶
。 出願人代理人 弁理士 鈴 江 武彦
ブロック図、ｍ２図は上記実施例に於ける要部のパス接
＠構成を示すブロック図、第３図、及び第４図ｔ４それ
ぞれ上記実施例に於けるバス使用タイミングを説明する
ための図、第５図は上記実施例の動作を説明するための
ノ々スコマンドシーケンス例を示す図でりる。 １０・・・バス、１１〜１７・・・信号線、２０・・・
処理装置、３０・・・バス制御装置、４０・・・王記憶
。 出願人代理人 弁理士 鈴 江 武彦
Claims (1)
- 被数の装置がバス接続される千ぎ報処理システムに於い
て、前記パス接続された各装置には、データ受４ｍ時に
データが正しく受信されたか否かを示す受信確認情報を
データ受信時から所定のバスサイクルを触て送出する手
段、及び前記パス上に接続された他装置からの受１１確
認情報を１蹴する手段を有し、前記装置のうちの特定の
装置には、該装置の動作状態を衣わす動作状態情報と、
この動作状態１′＋５報の出力時期を知らせる通知情報
と、前記動作状態情味の送付先鋭ｌｉｉ′Ｊｋ指定する
指定軸゛報とを出力する手段を有し前記パうには、別記
受信４＋１！認情報を前記パス上に接続された他装置に
共通に送付する第１の制御信号線と、前記動作状態情報
を前−己パス上に接続された他装置に共通に送付する第
２の制御信号線と、前記通知偵報を前記パス上に接続さ
れた他装置に共通に送付する第３の制御信号線と、前記
指定情報を対応する装置に個別に送付する第４の制御信
号線とを有して、前記特定装置がコマンド実行に伴う動
作状態を他の任意の装置を特定して通知することを特徴
としたパス上に接続された装置間のバスコマンド確認方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1547684A JPS60159961A (ja) | 1984-01-31 | 1984-01-31 | バス上に接続された装置間のバスコマンド確認方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1547684A JPS60159961A (ja) | 1984-01-31 | 1984-01-31 | バス上に接続された装置間のバスコマンド確認方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60159961A true JPS60159961A (ja) | 1985-08-21 |
Family
ID=11889849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1547684A Pending JPS60159961A (ja) | 1984-01-31 | 1984-01-31 | バス上に接続された装置間のバスコマンド確認方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60159961A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4873034A (ja) * | 1971-12-29 | 1973-10-02 | ||
| JPS5533213A (en) * | 1978-08-31 | 1980-03-08 | Oki Electric Ind Co Ltd | Information processing system |
-
1984
- 1984-01-31 JP JP1547684A patent/JPS60159961A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4873034A (ja) * | 1971-12-29 | 1973-10-02 | ||
| JPS5533213A (en) * | 1978-08-31 | 1980-03-08 | Oki Electric Ind Co Ltd | Information processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4074352A (en) | Modular block unit for input-output subsystem | |
| US5245703A (en) | Data processing system with multiple communication buses and protocols | |
| US4162520A (en) | Intelligent input-output interface control unit for input-output subsystem | |
| US4106092A (en) | Interface system providing interfaces to central processing unit and modular processor-controllers for an input-output subsystem | |
| EP0397476B1 (en) | Error logging data storing system | |
| US5519883A (en) | Interbus interface module | |
| GB1588807A (en) | Power interlock system for a multiprocessor | |
| GB1574468A (en) | Input-output subsystem in a digital data processing system | |
| US5978865A (en) | System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted | |
| JPS58501740A (ja) | デ−タ処理システムにおけるホスト、周辺制御プロセツサのような対になつたプロセツサのインタ−フエ−ス機構 | |
| JPH0775016B2 (ja) | データ処理システム及びデータ通信バス・システム | |
| JPS6043767A (ja) | インタ−フエ−ス回路 | |
| US7865644B2 (en) | Method and apparatus for attaching multiple slave devices to a single bus controller interface while supporting command pipelining | |
| US6055598A (en) | Arrangement and method for allowing sequence-independent command responses across a computer bus bridge | |
| US5896549A (en) | System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register | |
| EP0288650B1 (en) | Protocol and apparatus for a control link between a control unit and several devices | |
| JPS61131060A (ja) | ネツトワーク制御システム | |
| JPS60159961A (ja) | バス上に接続された装置間のバスコマンド確認方式 | |
| JPS5995662A (ja) | メモリアクセス選択回路 | |
| US6625678B1 (en) | Livelock avoidance method | |
| JP3663569B2 (ja) | 二重化システム | |
| JPS602710B2 (ja) | 複合計算機システム | |
| RU2018944C1 (ru) | Устройство для сопряжения эвм с внешними объектами | |
| JPH0769886B2 (ja) | バス上に接続された装置間の通信方式 | |
| JPS60186151A (ja) | プロセツサ間デ−タ通信方法 |