JPS60160177A - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JPS60160177A JPS60160177A JP59015473A JP1547384A JPS60160177A JP S60160177 A JPS60160177 A JP S60160177A JP 59015473 A JP59015473 A JP 59015473A JP 1547384 A JP1547384 A JP 1547384A JP S60160177 A JPS60160177 A JP S60160177A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain
- electrodes
- gate
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、特に高周波、高出力を目的とする電力用の
電界効果型半導体装置に関する。
電界効果型半導体装置に関する。
ショットキあるいはｐｎ接合ゲート型電力用Ｇａ Ａｓ
電界効果トランジスタ（以後ＦＩＩＣＴと略記する）
は一般に第１図に示すようにオーム性のソース電極１お
よびドレインを極２とゲート電極３をもつ単位トランジ
スタを、所要出力で決まる個数だけ半絶縁性半導体基板
４の表面の活性領域５（一点鎖線で囲まれた領域）上に
一方向に並列に屹列し、各ソース電極１、ドレイ／電極
２およびゲート電極３を半絶縁性半導体基板４０表面に
設けたソース用接続導体６、ドレイン用接続導体７、ゲ
ート用接続導体８でそれぞれ電気的に接続した構造から
成っている。
電界効果トランジスタ（以後ＦＩＩＣＴと略記する）
は一般に第１図に示すようにオーム性のソース電極１お
よびドレインを極２とゲート電極３をもつ単位トランジ
スタを、所要出力で決まる個数だけ半絶縁性半導体基板
４の表面の活性領域５（一点鎖線で囲まれた領域）上に
一方向に並列に屹列し、各ソース電極１、ドレイ／電極
２およびゲート電極３を半絶縁性半導体基板４０表面に
設けたソース用接続導体６、ドレイン用接続導体７、ゲ
ート用接続導体８でそれぞれ電気的に接続した構造から
成っている。
電力用ＧａＡｓ Ｆ Ｅ Ｔでは、高出力が得られるよ
うに低雑音ＦｇＴに比べてドレイン電流を大きくとるよ
うに設計するため、それに伴ない発熱量も大きい。信頼
性に大きく影響する動作層温度（Ｔｃ ｈ ）を低く抑
える〔通常、最高動作層温度（Ｔｃｈ、ｍａｗ）はＴｃ
ｈ、ｍａｘ＝ １５０〜ｂに半絶縁性半導体基板４の厚
さとの関係で決まる値以上に大きくとる必要がある。
うに低雑音ＦｇＴに比べてドレイン電流を大きくとるよ
うに設計するため、それに伴ない発熱量も大きい。信頼
性に大きく影響する動作層温度（Ｔｃ ｈ ）を低く抑
える〔通常、最高動作層温度（Ｔｃｈ、ｍａｗ）はＴｃ
ｈ、ｍａｘ＝ １５０〜ｂに半絶縁性半導体基板４の厚
さとの関係で決まる値以上に大きくとる必要がある。
しかし、必要以上に大きくとることはＲＦ特性の観点か
らは好ましくない。すなわち、電極配列方向の長さが長
くなると単位トランジスタ間の電気的位相差が大きくな
り、各単位トランジスタ出力の合成率が悪くなるからで
ある。
らは好ましくない。すなわち、電極配列方向の長さが長
くなると単位トランジスタ間の電気的位相差が大きくな
り、各単位トランジスタ出力の合成率が悪くなるからで
ある。
°このように、高周波で良好な動作をし、しかも信頼性
の高い電力Ｐｆｆｉ’ｌ’を実現するには出来るだけ単
位トランジスタの集積密度を上げ、しかも動作層温度を
上げ外いよつな構造を実現する必要がある。
の高い電力Ｐｆｆｉ’ｌ’を実現するには出来るだけ単
位トランジスタの集積密度を上げ、しかも動作層温度を
上げ外いよつな構造を実現する必要がある。
これを実現する一方法として、半絶縁性半導体基板４の
厚さを薄くする方法がある。しかしあまり薄くすると、
ＦＩＴペレット組立時のストレス、割れ等により素子の
歩留りを悪くしてしまうので、これにも自ずと限界があ
る。
厚さを薄くする方法がある。しかしあまり薄くすると、
ＦＩＴペレット組立時のストレス、割れ等により素子の
歩留りを悪くしてしまうので、これにも自ずと限界があ
る。
この発明は、上記従来の欠点を除去するためになされた
もので、基板の厚さを変えずかつ動作層温度を上げず、
しかも集積密度を上げて高出力を実現できる電界効果型
半導体装置を提供することを目的とする。
もので、基板の厚さを変えずかつ動作層温度を上げず、
しかも集積密度を上げて高出力を実現できる電界効果型
半導体装置を提供することを目的とする。
この発明の電界効果型半導体装−は、半絶縁性半導体基
板の表面に設けられたチャネルとなる活性領斌上にオー
ミック電極から々るソース電極もしくはドレイン電極の
いずれか一方の第１電極を櫛形に形成して連続的に一方
向に配列し、この第１の電極の崗状部分の間に他種のオ
ーミック電極による第２の電極を設け、上記第１および
第２の電極間にこの第２の電極を囲むように複数個の「
コ」字形ショットキあるいはｐｎ接合のゲート電極とし
ての第３の電極を設け、第２ないし第３の電極の夫々同
稲電極同志を電気的に接続したものである。
板の表面に設けられたチャネルとなる活性領斌上にオー
ミック電極から々るソース電極もしくはドレイン電極の
いずれか一方の第１電極を櫛形に形成して連続的に一方
向に配列し、この第１の電極の崗状部分の間に他種のオ
ーミック電極による第２の電極を設け、上記第１および
第２の電極間にこの第２の電極を囲むように複数個の「
コ」字形ショットキあるいはｐｎ接合のゲート電極とし
ての第３の電極を設け、第２ないし第３の電極の夫々同
稲電極同志を電気的に接続したものである。
以下、この発明の電界効果型半導体装置の実施例につい
て図面に基づき説明する。第２図はその一実施例の平面
図である。この第２図において、ソース電極１１． ド
レイ／電極１２、ゲート電極１３、半絶縁性半導体基板
１４、活性領域１５−、ソース用接続導体１６およびゲ
ート用接続導体１８はそれぞれ第１図に示した従来のソ
ース電極１、ドレイン電極２、ゲート電極３、半絶縁性
半導体基板４、活性領域５、ソース用接続導体６、ゲー
ト用接続導体８に対応している。
て図面に基づき説明する。第２図はその一実施例の平面
図である。この第２図において、ソース電極１１． ド
レイ／電極１２、ゲート電極１３、半絶縁性半導体基板
１４、活性領域１５−、ソース用接続導体１６およびゲ
ート用接続導体１８はそれぞれ第１図に示した従来のソ
ース電極１、ドレイン電極２、ゲート電極３、半絶縁性
半導体基板４、活性領域５、ソース用接続導体６、ゲー
ト用接続導体８に対応している。
この発明では、ドレイン用接続導体１１のソース電極ｌ
ｌ側の少なくとも一部分を活性領域１５（一点鎖線で囲
まれた領域）上に形成し、しかも、オーム性電極として
ドレイン電極１７′を構成している。
ｌ側の少なくとも一部分を活性領域１５（一点鎖線で囲
まれた領域）上に形成し、しかも、オーム性電極として
ドレイン電極１７′を構成している。
すなわち、ドレイン電極を１２と１７′で示す部分から
なる「コ」字形状のものを連続的に横方向に配列して形
成し、ドレインｔ 極ｒ ｚ ＊１７′は櫛形に形成さ
れている。
なる「コ」字形状のものを連続的に横方向に配列して形
成し、ドレインｔ 極ｒ ｚ ＊１７′は櫛形に形成さ
れている。
このドレイン電極１２ ＠ １ ｒ’とソース電極１１
間に、このソース電極１１を囲むようにショットキある
いはｐｎ接合型ゲート電極１３゜このような構造にする
ことにより、ゲート電極１９のフィンガ長（すなわちゲ
ートを極間隔ａに等しい）だけゲート幅を増すことが出
来、すなわち、高出力化が実現出来、しかもゲート電極
１９はその設けられている電画がゲート電極１３の端で
あるため、ゲート電極１９近傍での発熱はゲート電極１
３近傍の温度上昇にはほとんど影響を与えない。すなわ
ち、熱抵抗を下げることが出来る。
間に、このソース電極１１を囲むようにショットキある
いはｐｎ接合型ゲート電極１３゜このような構造にする
ことにより、ゲート電極１９のフィンガ長（すなわちゲ
ートを極間隔ａに等しい）だけゲート幅を増すことが出
来、すなわち、高出力化が実現出来、しかもゲート電極
１９はその設けられている電画がゲート電極１３の端で
あるため、ゲート電極１９近傍での発熱はゲート電極１
３近傍の温度上昇にはほとんど影響を与えない。すなわ
ち、熱抵抗を下げることが出来る。
たとえば、Ｊ帯ＩＷ級ＦＥＴを設計する鳩舎を考える。
半絶縁性半導体基板１４の厚さは組立性も考慮し、１０
０μｍとし、ゲート電極１３のフィンガ長を２００μｍ
とすると、ゲート電極間隔ａ（すなわち、ゲート電極１
９のフィンガ長）はａ＝４０μｍであゐ。
０μｍとし、ゲート電極１３のフィンガ長を２００μｍ
とすると、ゲート電極間隔ａ（すなわち、ゲート電極１
９のフィンガ長）はａ＝４０μｍであゐ。
ＩＷ出力を得るのに必要なゲート幅は６０００μｍ で
あるので、これを実現するＫｔｌｊ、従来例（第１図）
の場合、３０個の拳位トランジスタが必要である。これ
にこの発明（＠２図）を適用すると、チップサイズを全
く変えずにゲート幅をａＸ１５＝６００１１ｍ増加させ
ることが出来る。すなわち、出力を従来に比べて約０．
５ｄＢ増加させることが出来、しかも熱抵抗を約１０チ
低減出来る。
あるので、これを実現するＫｔｌｊ、従来例（第１図）
の場合、３０個の拳位トランジスタが必要である。これ
にこの発明（＠２図）を適用すると、チップサイズを全
く変えずにゲート幅をａＸ１５＝６００１１ｍ増加させ
ることが出来る。すなわち、出力を従来に比べて約０．
５ｄＢ増加させることが出来、しかも熱抵抗を約１０チ
低減出来る。
前記実施例では、ソース電ｋｌｌとドレイン用接続導体
部分に関して説明したが、ドレイ／電極１２とソース用
接続導体１６部分に関してもこの発明が適用出来ること
は言うまでもない。
部分に関して説明したが、ドレイ／電極１２とソース用
接続導体１６部分に関してもこの発明が適用出来ること
は言うまでもない。
以上のように、この発明の電界効果型半導体装置によれ
ば、半絶縁性半導体基板の表面に設けられたチャネルと
なる活性領域上にオーミックを僑からなるソース電極も
しくはドレイン電極のいずれか一方の第１の電極を櫛型
に形成して連続的に一方向に配列し、この第１の電極の
歯状部分の間に他種のオーミック電極による第２の電極
を設け、第１および第２の電極間にこの第２の電極を囲
むように複数個のコ字形のショットキあるいはｐｎ接合
のゲート電極としての第３の電極を設け、第２ないし第
３の電極の夫々同種を極同志を電気的に接続するように
したので、集積度を上げることによる動作層温間上昇を
生じないＦＥＴ構造が得られ、信頼性が冒＜、より高判
波で、より高出力が得られる電界効果型半導体装置が実
現出来る。
ば、半絶縁性半導体基板の表面に設けられたチャネルと
なる活性領域上にオーミックを僑からなるソース電極も
しくはドレイン電極のいずれか一方の第１の電極を櫛型
に形成して連続的に一方向に配列し、この第１の電極の
歯状部分の間に他種のオーミック電極による第２の電極
を設け、第１および第２の電極間にこの第２の電極を囲
むように複数個のコ字形のショットキあるいはｐｎ接合
のゲート電極としての第３の電極を設け、第２ないし第
３の電極の夫々同種を極同志を電気的に接続するように
したので、集積度を上げることによる動作層温間上昇を
生じないＦＥＴ構造が得られ、信頼性が冒＜、より高判
波で、より高出力が得られる電界効果型半導体装置が実
現出来る。
第１図は従来の電界効果型半導体装置の平面図、第２図
はこの発明の電界効果型半導体装置の一実施例の平面図
である。 １１・・・ソース電極、１２．１７’・・・ドレイン電
極、１３．１９・・・ゲート電極、１４・・・半絶縁性
半導体基板、１５・・・活性領域、１６・・・ソース用
接続導体、１７・・・ドレイン用接続導体、１８・・・
ゲート用接続導体。
はこの発明の電界効果型半導体装置の一実施例の平面図
である。 １１・・・ソース電極、１２．１７’・・・ドレイン電
極、１３．１９・・・ゲート電極、１４・・・半絶縁性
半導体基板、１５・・・活性領域、１６・・・ソース用
接続導体、１７・・・ドレイン用接続導体、１８・・・
ゲート用接続導体。
Claims (1)
- 半絶縁性半導体基板の表面に形成されチャネルとなる活
性領域と、この活性領域上にオーミック電極からなり、
ソース電極もしくはドレイン電極のいずれか一方が櫛形
に形成して連続的に一方向に配列された第１の電極と、
この第１の電極の櫛形の歯状部分の間に設けられこの第
１の電極とは他種のオーミック電極からなる第２の電極
と、上記第１の電極と第２の電極間に設けられたショッ
トキあるいはｐｎ接合のゲート電極を構成する第３の電
極とを具備し、前記第１の電極同志、第２の電極同志お
よび第３の電極同志が夫々電気的に接続されていること
を特徴とする電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015473A JPS60160177A (ja) | 1984-01-31 | 1984-01-31 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015473A JPS60160177A (ja) | 1984-01-31 | 1984-01-31 | 電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60160177A true JPS60160177A (ja) | 1985-08-21 |
Family
ID=11889767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015473A Pending JPS60160177A (ja) | 1984-01-31 | 1984-01-31 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160177A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6346779A (ja) * | 1986-08-15 | 1988-02-27 | Nec Corp | 半導体装置 |
| JPS63186480A (ja) * | 1987-01-28 | 1988-08-02 | Nec Corp | マイクロ波スイツチ |
-
1984
- 1984-01-31 JP JP59015473A patent/JPS60160177A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6346779A (ja) * | 1986-08-15 | 1988-02-27 | Nec Corp | 半導体装置 |
| JPS63186480A (ja) * | 1987-01-28 | 1988-08-02 | Nec Corp | マイクロ波スイツチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4015278A (en) | Field effect semiconductor device | |
| US7253486B2 (en) | Field plate transistor with reduced field plate resistance | |
| US20020033508A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| JPH0230588B2 (ja) | ||
| EP0494625B1 (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| JPS6094772A (ja) | 主電流部とエミユレ−シヨン電流部を有する電力用半導体素子 | |
| JP4219433B2 (ja) | 半導体装置 | |
| JPS60160177A (ja) | 電界効果型半導体装置 | |
| US11276689B2 (en) | Semiconductor device and amplifier module | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| JPS60200547A (ja) | 半導体装置 | |
| US6534857B1 (en) | Thermally balanced power transistor | |
| JP2002110988A (ja) | 半導体装置 | |
| WO2008007467A1 (en) | Field effect transistor | |
| US6198117B1 (en) | Transistor having main cell and sub-cells | |
| JP3111969B2 (ja) | 半導体装置 | |
| JPS589369A (ja) | トランジスタ | |
| JPH0729919A (ja) | 高出力電界効果トランジスタ | |
| JPH0196966A (ja) | 電界効果トランジスタ | |
| US5021844A (en) | Semiconductor device | |
| JPH07111271A (ja) | 高出力電界効果トランジスタ | |
| JPS5931223B2 (ja) | 半導体装置 | |
| JPS61172376A (ja) | 半導体装置 | |
| JP2689957B2 (ja) | 半導体装置 |