JPS5931223B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5931223B2 JPS5931223B2 JP47110300A JP11030072A JPS5931223B2 JP S5931223 B2 JPS5931223 B2 JP S5931223B2 JP 47110300 A JP47110300 A JP 47110300A JP 11030072 A JP11030072 A JP 11030072A JP S5931223 B2 JPS5931223 B2 JP S5931223B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- source
- semiconductor substrate
- resistance
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/281—Auxiliary members
- H10W72/283—Reinforcing structures, e.g. bump collars
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は電界効果トランジスタ（ＦＥＴ）の構造に関す
るものである。
るものである。
従来のＦＥＴでは、半導体チップから電極を取り出すた
め、チップ上にボンディング用のパッドを設けている。
め、チップ上にボンディング用のパッドを設けている。
第１図に従来のボンディングパッドとその周辺部の断面
図を示す。１はボンディングパッド、２は絶縁物、３は
半導体基板、４はチップをマウントするためのステムの
一部である。
図を示す。１はボンディングパッド、２は絶縁物、３は
半導体基板、４はチップをマウントするためのステムの
一部である。
このボンディングパッドからステムまでの等価回路は、
絶縁物から成る容量と、半導体基板から成る抵抗の直列
接続となる。高周波のＭＯＳ−ＦＥＴを例にとつて説明
すると、高周波ＭＯＳ−ＦＥＴでは基板とソースとを共
通にして使うため、この入力側たけのボンディングパッ
トを考慮した回路は第２図のようになる。第２図の上図
は容量と抵抗の直列接続で、下図は並列接続に変換した
場合である。Ｔは入力端子、９は出力端子、８、１０は
共通の接地端子である。ボンディングパッドの容量をＣ
ｂ、バルクの抵抗をＲｂとすれば、パッドによる入力損
失ｇはω２ＲｂＣ２ｂｇ＝ １＋ω２Ｒ２ｂＣ２ｂ となる。
絶縁物から成る容量と、半導体基板から成る抵抗の直列
接続となる。高周波のＭＯＳ−ＦＥＴを例にとつて説明
すると、高周波ＭＯＳ−ＦＥＴでは基板とソースとを共
通にして使うため、この入力側たけのボンディングパッ
トを考慮した回路は第２図のようになる。第２図の上図
は容量と抵抗の直列接続で、下図は並列接続に変換した
場合である。Ｔは入力端子、９は出力端子、８、１０は
共通の接地端子である。ボンディングパッドの容量をＣ
ｂ、バルクの抵抗をＲｂとすれば、パッドによる入力損
失ｇはω２ＲｂＣ２ｂｇ＝ １＋ω２Ｒ２ｂＣ２ｂ となる。
つまり入力側にコンダクタンスｇが付加され、熱雑音源
となるため好ましくない。例えば絶縁物がＳｉＯ２膜で
約７０００λの厚さで、パッドの大きさを１００μ×１
００μとすれば、Ｃｂ〜０．５（ＰＦ）となり、周波数
１ＧＨ２に対しＲｂ−−３２０Ωのとき、ｇの値は最大
で約３ｍＵ程度となる。さらに基板の抵抗が１０Ω一部
のとき、Ｒｂ〜４００Ωとなり、ｇ〜１．５ｍＵとなる
。真性の高周波ＭＯＳ−ＦＥＴの入力コンダクタンスの
大きさは普通約数ｍＵ程度なので、寄生効果による１．
５ｍＵという値は無視できない大きさである。鳥 本発
明はこの欠点を改良するために、直列抵抗Ｒｂを減少さ
せ、入カコンタクタンスの値を小さくするためのもので
ある。
となるため好ましくない。例えば絶縁物がＳｉＯ２膜で
約７０００λの厚さで、パッドの大きさを１００μ×１
００μとすれば、Ｃｂ〜０．５（ＰＦ）となり、周波数
１ＧＨ２に対しＲｂ−−３２０Ωのとき、ｇの値は最大
で約３ｍＵ程度となる。さらに基板の抵抗が１０Ω一部
のとき、Ｒｂ〜４００Ωとなり、ｇ〜１．５ｍＵとなる
。真性の高周波ＭＯＳ−ＦＥＴの入力コンダクタンスの
大きさは普通約数ｍＵ程度なので、寄生効果による１．
５ｍＵという値は無視できない大きさである。鳥 本発
明はこの欠点を改良するために、直列抵抗Ｒｂを減少さ
せ、入カコンタクタンスの値を小さくするためのもので
ある。
以下本発明の詳細を実施例をもとに説明する。
第３図は本実施例により得られたＭＯＳ−ＦＥＴｊのボ
ンディングパッド付近の断面図である。１１はゲートの
ボンディングパッド、１２は絶縁膜１３はＳｉ基板、１
４はステムの一部、１５はソース電極、１６は高濃度拡
散層である。
ンディングパッド付近の断面図である。１１はゲートの
ボンディングパッド、１２は絶縁膜１３はＳｉ基板、１
４はステムの一部、１５はソース電極、１６は高濃度拡
散層である。
ここでは基板はＰ型の高抵抗基板を使い、Ｎチヤンネル
ＭＯＳ−ＦＥＴを試作した。ＦＥＴは通常の方法で形成
した。ソース、ドレインはｎの高濃度の拡散層を用いる
が、この時同時に、１６の領域も形成する。最後にこの
領域１６にコンタクト穴をあけ、Ａｌとオーミツクコン
タクトをとり、チツプ上でソース電極と接続する。こう
すればバルクが高抵抗でもパツドの下は低抵抗領域でソ
ースに結線されているので、寄生の入力コンダクタンス
は著しく減少する。本実施例ではパツド面積１×１０４
ＣＩ！ＩＳＳｉＯ２膜厚７０００人拡散層の層抵抗は約
４Ω／？であつた。周波数１ＧＨｚにおける寄生入力コ
ンダクタンスの値は十分小さく、測定不可能であつた。
その結果、電力利得が２ｄＢ増加し、雑音指数が１ｄＢ
改善された。この時の拡散層は低抵抗拡散層であれば、
Ｐ型でもｎ型でも同等の効果をもつ。また拡散以外の方
法、例えばイオン打込み、気相成長、液相成長などで得
た低抵抗層でも効果は同等である。またＭＯＳ−ＦＥＴ
に限，らず、接合型ＦＥＴでも同様な構造が可能である
。
ＭＯＳ−ＦＥＴを試作した。ＦＥＴは通常の方法で形成
した。ソース、ドレインはｎの高濃度の拡散層を用いる
が、この時同時に、１６の領域も形成する。最後にこの
領域１６にコンタクト穴をあけ、Ａｌとオーミツクコン
タクトをとり、チツプ上でソース電極と接続する。こう
すればバルクが高抵抗でもパツドの下は低抵抗領域でソ
ースに結線されているので、寄生の入力コンダクタンス
は著しく減少する。本実施例ではパツド面積１×１０４
ＣＩ！ＩＳＳｉＯ２膜厚７０００人拡散層の層抵抗は約
４Ω／？であつた。周波数１ＧＨｚにおける寄生入力コ
ンダクタンスの値は十分小さく、測定不可能であつた。
その結果、電力利得が２ｄＢ増加し、雑音指数が１ｄＢ
改善された。この時の拡散層は低抵抗拡散層であれば、
Ｐ型でもｎ型でも同等の効果をもつ。また拡散以外の方
法、例えばイオン打込み、気相成長、液相成長などで得
た低抵抗層でも効果は同等である。またＭＯＳ−ＦＥＴ
に限，らず、接合型ＦＥＴでも同様な構造が可能である
。
以上説明したごとく本発明によれば、寄生素子による入
力コンダクタンスの増加を押えることができる。
力コンダクタンスの増加を押えることができる。
つまり寄生素子による雑音指数の増加を押えることがで
き、低雑音素子として好しい構造を提供している。
き、低雑音素子として好しい構造を提供している。
第１図は従来のボンデイングパツドとその周辺部の断面
図であり、第２図はその入力側のボンデイングパツドた
けを考慮した等価回路図である。 第３図は本発明により得られた実施例のボンデイングパ
ツドとその周辺部の断面図である。１１：入力電極ボン
デイングパツド、１２：絶縁物、１３：基板、１４：ス
テム、１５：共通接地電極、１６：低抵抗拡散層。
図であり、第２図はその入力側のボンデイングパツドた
けを考慮した等価回路図である。 第３図は本発明により得られた実施例のボンデイングパ
ツドとその周辺部の断面図である。１１：入力電極ボン
デイングパツド、１２：絶縁物、１３：基板、１４：ス
テム、１５：共通接地電極、１６：低抵抗拡散層。
Claims (1)
- １ 第１電導型の半導体基板上に第２電導型のソース及
びドレイン領域を設けてなる電界効果トランジスタを有
する半導体装置において、上記ソース領域と上記半導体
基板とを接続して使い、かつ上記半導体基板上に絶縁膜
を介して設けられたゲート電極のボンディングパット下
に、上記ソース電極に接続された高濃度不純物領域が設
けられてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP47110300A JPS5931223B2 (ja) | 1972-11-06 | 1972-11-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP47110300A JPS5931223B2 (ja) | 1972-11-06 | 1972-11-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS4968664A JPS4968664A (ja) | 1974-07-03 |
| JPS5931223B2 true JPS5931223B2 (ja) | 1984-07-31 |
Family
ID=14532190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP47110300A Expired JPS5931223B2 (ja) | 1972-11-06 | 1972-11-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931223B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111005A (ja) * | 1988-10-20 | 1990-04-24 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529160A (en) * | 1978-08-23 | 1980-03-01 | Seiko Epson Corp | Semiconductor integrated device |
| JPS5534471A (en) * | 1978-09-04 | 1980-03-11 | Hitachi Ltd | Mis-type semiconductor device |
| JPS60137050A (ja) * | 1983-12-26 | 1985-07-20 | Toshiba Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538942B2 (ja) * | 1971-09-08 | 1978-04-01 |
-
1972
- 1972-11-06 JP JP47110300A patent/JPS5931223B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111005A (ja) * | 1988-10-20 | 1990-04-24 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS4968664A (ja) | 1974-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0714009B2 (ja) | Ｍｏｓ型半導体記憶回路装置 | |
| JPS6153861B2 (ja) | ||
| US3268827A (en) | Insulated-gate field-effect transistor amplifier having means to reduce high frequency instability | |
| US3749985A (en) | High frequency insulated gate field effect transistor for wide frequency band operation | |
| JPS63166269A (ja) | 相補形横方向絶縁ゲート整流器 | |
| JPS634683A (ja) | 電界効果トランジスタ | |
| US4187514A (en) | Junction type field effect transistor | |
| JP4219433B2 (ja) | 半導体装置 | |
| JPS63278375A (ja) | 半導体集積回路装置 | |
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| EP0076006A2 (en) | Semiconductor device comprising a field effect transistor | |
| JPH02130868A (ja) | 半導体装置 | |
| JP2738165B2 (ja) | 化合物半導体素子 | |
| GB1039416A (en) | Electronic signal translating circuits | |
| JP2002190480A (ja) | 半導体装置 | |
| JPS6348869A (ja) | 半導体装置 | |
| JPS62128561A (ja) | 半導体装置 | |
| JP2944115B2 (ja) | 複合トランジスタ回路装置 | |
| JPS6228593B2 (ja) | ||
| JPS63280463A (ja) | 半導体装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPS606104B2 (ja) | Ｍｉｓ半導体装置 | |
| JP2678081B2 (ja) | 半導体集積回路装置 | |
| JPS63285973A (ja) | デュアルゲ−ト型絶縁ゲ−ト電界効果トランジスタ | |
| JPS6048108B2 (ja) | フリツプフロツプ回路 |