JPS60160186A - 超電導集積回路の端子電極 - Google Patents
超電導集積回路の端子電極Info
- Publication number
- JPS60160186A JPS60160186A JP59013477A JP1347784A JPS60160186A JP S60160186 A JPS60160186 A JP S60160186A JP 59013477 A JP59013477 A JP 59013477A JP 1347784 A JP1347784 A JP 1347784A JP S60160186 A JPS60160186 A JP S60160186A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- superconducting
- film
- layer
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/81—Containers; Mountings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、超電導集積回路、とくにジ蓼セフノン接合素
子の外Ｓ接続に用いる超電導突起電極用下地金属膜に関
するものである。
子の外Ｓ接続に用いる超電導突起電極用下地金属膜に関
するものである。
トンネル臘ジ田セフノン接合素子は、２つの超電導ｗ＃
膜の間に厚さ数ｎｍの極めて薄いＩＩ！３縁膜を狭んだ
サンドイッチ構造で、極低温（〜４Ｋ）における超電導
トンネル現象を応用したスイ、チ／グ素子である０との
素子は、従来の半導体系子に比べ、スイッチング速度は
約１桁早く、消費電、力は約３桁小さいという特長があ
如、将来の超高速計算機用の論理演算素子として期待さ
れている。
膜の間に厚さ数ｎｍの極めて薄いＩＩ！３縁膜を狭んだ
サンドイッチ構造で、極低温（〜４Ｋ）における超電導
トンネル現象を応用したスイ、チ／グ素子である０との
素子は、従来の半導体系子に比べ、スイッチング速度は
約１桁早く、消費電、力は約３桁小さいという特長があ
如、将来の超高速計算機用の論理演算素子として期待さ
れている。
これらの素子を構成するための超電導薄膜に社。
おもにＰｂ−Ｉｎ−Ａｕ合金、Ｐｂ−Ａｕ合金、又はＮ
ｂ膜、Ｎｂ膜瞑などが使用されている＠また極薄のトン
ネル障壁層にはｐｂ及びＩｎの酸化物あるいはＮｂの酸
化瞼が用いられでいる。ところでこれらのジ１セフソン
接合素子を超高速計算機用の素子として用いるためには
七ｎらをＬ８ルベルに集積化したチップを多数用いて実
装し、七ジーール化した論理演算回路、記憶回路を開発
する必要がある０それらＬＳＩチップをモジュール基板
に実装する上で特に留意すべきことは。
ｂ膜、Ｎｂ膜瞑などが使用されている＠また極薄のトン
ネル障壁層にはｐｂ及びＩｎの酸化物あるいはＮｂの酸
化瞼が用いられでいる。ところでこれらのジ１セフソン
接合素子を超高速計算機用の素子として用いるためには
七ｎらをＬ８ルベルに集積化したチップを多数用いて実
装し、七ジーール化した論理演算回路、記憶回路を開発
する必要がある０それらＬＳＩチップをモジュール基板
に実装する上で特に留意すべきことは。
（１） 超電導ＬＳＩチップと他の超電導ＬＳＩチ。
プを配線を介して接続する場合、それらの配線。
接続用電極（入・出力信号の取出し＃ＩＬ４Ｉｉｉ）は
。
。
全て超電導金属で構成する必要のあることＶ。
グ
（２）］Ｌ８Ｉチップの実装基板へのボンデイン貴など
である。
である。
上記２項目は、従来の半導体プロセスと大龜〈異るとこ
ろである。
ろである。
Ａｕｉ［極−Ａｕ細線、ＡＩ電極−Ａｕ細線による献圧
着ワイヤボンディング、人Ｕ電極−ａｎメッキリードあ
るいは半田電極−半田電極によるり）四−ボンディング
などが使用さｎて・いる。これらの方法のうち、超電導
ＬＳＩの組立に適用が可能な方法は半田電極によるリフ
ローボンディングである。
着ワイヤボンディング、人Ｕ電極−ａｎメッキリードあ
るいは半田電極−半田電極によるり）四−ボンディング
などが使用さｎて・いる。これらの方法のうち、超電導
ＬＳＩの組立に適用が可能な方法は半田電極によるリフ
ローボンディングである。
これは半田電極自身が超電導特性を示すこと、またチッ
プ実装による配線長拡他の方法に比べ短くすることがで
き、高密度実装に適していゐなどによる。一般にリフロ
ーボンディングに使用される半田の成分紘亀量比でＰｂ
が６０係、８ｎが４０憾からなるｐｂ−８ｎ合金 （共
晶合金）で、その融点は１８３℃である◎通常半田電唾
を形成したＬＳＩ（８ｉ−ＬＳＩ）を実装基板上にリフ
ローボンディングする場合、 ＬＳＩと基板をおよそ２
００〜３００℃に加熱し、半田ＩＥ極を溶融させて目的
を達成している。本方式を超電導ＬＳＩチ、プの実装基
板への搭載法として採用した場合。
プ実装による配線長拡他の方法に比べ短くすることがで
き、高密度実装に適していゐなどによる。一般にリフロ
ーボンディングに使用される半田の成分紘亀量比でＰｂ
が６０係、８ｎが４０憾からなるｐｂ−８ｎ合金 （共
晶合金）で、その融点は１８３℃である◎通常半田電唾
を形成したＬＳＩ（８ｉ−ＬＳＩ）を実装基板上にリフ
ローボンディングする場合、 ＬＳＩと基板をおよそ２
００〜３００℃に加熱し、半田ＩＥ極を溶融させて目的
を達成している。本方式を超電導ＬＳＩチ、プの実装基
板への搭載法として採用した場合。
次のような問題が生ずる◎すなわちジョセフソン接合素
子は、厚さ２０〜４０λの極薄の酸化物障壁層を使用し
ているが、リフローボンディング時の熱に１９、それら
酸化物ｌ−中の酸素メ子が下部あるいは下部にある超電
導電極内部に拡散し、いわゆる超電導の特性が劣化する
ＯＰｂを超電導電極としで用いた超電導ＬＳＩの場合、
前述の如き劣化を防止するための許容温度限界はおよそ
９０℃でｔｒ）ｆｉ、Ｎｂを用いた場合はおよそ２００
℃である。したがって従来の半田電極の場合は超電導Ｌ
ＳＩの組立にそのｔま適用することができない。
子は、厚さ２０〜４０λの極薄の酸化物障壁層を使用し
ているが、リフローボンディング時の熱に１９、それら
酸化物ｌ−中の酸素メ子が下部あるいは下部にある超電
導電極内部に拡散し、いわゆる超電導の特性が劣化する
ＯＰｂを超電導電極としで用いた超電導ＬＳＩの場合、
前述の如き劣化を防止するための許容温度限界はおよそ
９０℃でｔｒ）ｆｉ、Ｎｂを用いた場合はおよそ２００
℃である。したがって従来の半田電極の場合は超電導Ｌ
ＳＩの組立にそのｔま適用することができない。
このため、９０℃以下の温度でＳ融し、かつ七ｎ自身超
電導時性を示すような突起電極材料の開発が必要である
◎それらの代表的な材料はＩ ｎ−８ｎ ＃１ｍ−８ｎ
−Ｂｉ などである。ま九他の一つの問題は、前述の突
起電極を超電導ＬＳＩの端子部に形成する場合１機械的
に十分な大きさの接着強度が得られ、かつ電気的には超
電導接続ないしはコンタクト抵抗の低い接続が要求され
る口このため突起ｖｔ極と超電導ＬＳＩの端子部の間に
接続用金属膜（突起電極下地金属膜）を設けている。一
般にそれらの金属膜はＡｕ ／ Ｐ ｄ ８１４ （上
層Ａｕ、下層Ｐｄ ）が用いられているｏＡｕは突起電
極と下地のＰｄ機、Ｐｄ機は超電導ＬＳＩチ、プに設け
た４ 端子電極、（一般にＮｂ膜を用いる）との接着性
及び突起ＩＥ電極材ＬＳＩチ、プ端子＊極内部に拡散し
ないようにするための拡散防止膜の投射をｆ示さないた
め、わずかな抵抗（コンタクト抵抗）を示し、ジ鳳−ル
熱による発熱が生ずる。このため極低温冷媒の液体ｋＬ
ｅが気化して発泡し、超電導ＬＩ９１の冷却効果が着し
く低下する。冷却効果を改番するには、接続用命ｌ１４
−に超電導特性を示す金Ｍｌｌ乃至は、コンタクト抵抗
の小さな金属膜を使用する必要がある。
電導時性を示すような突起電極材料の開発が必要である
◎それらの代表的な材料はＩ ｎ−８ｎ ＃１ｍ−８ｎ
−Ｂｉ などである。ま九他の一つの問題は、前述の突
起電極を超電導ＬＳＩの端子部に形成する場合１機械的
に十分な大きさの接着強度が得られ、かつ電気的には超
電導接続ないしはコンタクト抵抗の低い接続が要求され
る口このため突起ｖｔ極と超電導ＬＳＩの端子部の間に
接続用金属膜（突起電極下地金属膜）を設けている。一
般にそれらの金属膜はＡｕ ／ Ｐ ｄ ８１４ （上
層Ａｕ、下層Ｐｄ ）が用いられているｏＡｕは突起電
極と下地のＰｄ機、Ｐｄ機は超電導ＬＳＩチ、プに設け
た４ 端子電極、（一般にＮｂ膜を用いる）との接着性
及び突起ＩＥ電極材ＬＳＩチ、プ端子＊極内部に拡散し
ないようにするための拡散防止膜の投射をｆ示さないた
め、わずかな抵抗（コンタクト抵抗）を示し、ジ鳳−ル
熱による発熱が生ずる。このため極低温冷媒の液体ｋＬ
ｅが気化して発泡し、超電導ＬＩ９１の冷却効果が着し
く低下する。冷却効果を改番するには、接続用命ｌ１４
−に超電導特性を示す金Ｍｌｌ乃至は、コンタクト抵抗
の小さな金属膜を使用する必要がある。
本発明は、前述の問題点を解消するためになされたもの
で１機械的に十分な大きさの接着強度が得られ、コンタ
クト抵抗が低く、シかも拡散防止効果の憂れた、突起電
極下地金ｊ１４−を提供することを目的としている。
で１機械的に十分な大きさの接着強度が得られ、コンタ
クト抵抗が低く、シかも拡散防止効果の憂れた、突起電
極下地金ｊ１４−を提供することを目的としている。
本発明は、最下層にＴｉを上層にＡｕ、Ａｇ。
Ｃｕのいずれか一つの金属膜で構成された二層膜を、超
電導Ｉ！続用突起電極の下咄金属暎として。
電導Ｉ！続用突起電極の下咄金属暎として。
超電導ＬＳＩチップ内に設けた外部接続用端子電極上に
形成するものである。
形成するものである。
Ｔｉ膜は、超電導ＬＳＩチ、プの外部接続用端子電極の
Ｎｂと低温成膜下でも十分な接着性が得られること、ま
た上層に形成するＡｕ、ムｇ、Ｃｕとの接着性も優ｎて
いる。さらＩＣＴＩｍはＡｕ。
Ｎｂと低温成膜下でも十分な接着性が得られること、ま
た上層に形成するＡｕ、ムｇ、Ｃｕとの接着性も優ｎて
いる。さらＩＣＴＩｍはＡｕ。
Ａｇ、Ｃｕ との金属的な拡散に対しても極めて安定で
ある。その反面Ｔｉ機は従来のＰｄ瞑に比べ比抵抗が大
きいため、コンタクト抵抗が大きくなる。これらの欠点
に対しては、Ｔｉの膜厚を３００〜５００λとすること
によυコンタクト抵抗の影響を軽減でき、かつそのよう
に薄くしても前述の接着性、拡散防止効果が得られ、超
電導ＬＳＩチ、プ接続用突起電極の下地金属膜に使用で
きることが判明した。
ある。その反面Ｔｉ機は従来のＰｄ瞑に比べ比抵抗が大
きいため、コンタクト抵抗が大きくなる。これらの欠点
に対しては、Ｔｉの膜厚を３００〜５００λとすること
によυコンタクト抵抗の影響を軽減でき、かつそのよう
に薄くしても前述の接着性、拡散防止効果が得られ、超
電導ＬＳＩチ、プ接続用突起電極の下地金属膜に使用で
きることが判明した。
それらの膜はいずれも突起電極材であるｉ ｎ −！１
ｔ−＝：’合金、Ｉｎ−８ｎ−Ｂｉ金合金溶融性（同浴
）を有し、しかも突起電極材自身の超電導遷移温度Ｔｃ
に影響することなく十分な接着性が得られ、前述のＴｉ
１ｌ［と組合せて使用することによ多安定な下地金属膜
として使用できることが判明した。
ｔ−＝：’合金、Ｉｎ−８ｎ−Ｂｉ金合金溶融性（同浴
）を有し、しかも突起電極材自身の超電導遷移温度Ｔｃ
に影響することなく十分な接着性が得られ、前述のＴｉ
１ｌ［と組合せて使用することによ多安定な下地金属膜
として使用できることが判明した。
以下１本発明の実施例につき図面な参照して詳細に説明
する。第１図に示すように、あらかじめ清浄化処理した
シリコン単結晶基板１上に熱酸化によｐ嗅さ約６０００
λの８ｉ０． 層２を形成する。再び基板を清浄化処理
したのち、１×１０Ｔｏｒｒ以下の高真空中でＮｂを約
３０００λの５厚さに、＠看する・なおＮｂ膜の形成は
前述の蒸着法のほかにスパッタ法によっても艮い。つぎ
に７オトレジストと弗酸−硝酸水溶液を用いてＮｂを所
望のパターンに工、チングし、グランドプレーン３を形
成する。このグランドプレーンは、超電導ＬＳＩの能動
素子部に形成したジロセフソン接合のための外部磁気遮
へいの効果及び制ａＳから発生する磁束のミラー効果の
ほかに、ＬＳＩ内のアース端子ならびに突起’ＩＩＣ他
用の端子電極４の役割を担う。つぎに前述のアース端子
及び突起電極用の端子電極に使用するＮｂ膜部分を除い
た他のＮｂ換換部衣表面陽極酸化し、グランドプレーン
保護膜５を形成したのち８４０からなる第１層間絶縁ｆ
ｕｌｌ！６を形成する。つぎＩＩｃ Ａ ｕ ｌ ｎ
２からなる抵抗。
する。第１図に示すように、あらかじめ清浄化処理した
シリコン単結晶基板１上に熱酸化によｐ嗅さ約６０００
λの８ｉ０． 層２を形成する。再び基板を清浄化処理
したのち、１×１０Ｔｏｒｒ以下の高真空中でＮｂを約
３０００λの５厚さに、＠看する・なおＮｂ膜の形成は
前述の蒸着法のほかにスパッタ法によっても艮い。つぎ
に７オトレジストと弗酸−硝酸水溶液を用いてＮｂを所
望のパターンに工、チングし、グランドプレーン３を形
成する。このグランドプレーンは、超電導ＬＳＩの能動
素子部に形成したジロセフソン接合のための外部磁気遮
へいの効果及び制ａＳから発生する磁束のミラー効果の
ほかに、ＬＳＩ内のアース端子ならびに突起’ＩＩＣ他
用の端子電極４の役割を担う。つぎに前述のアース端子
及び突起電極用の端子電極に使用するＮｂ膜部分を除い
た他のＮｂ換換部衣表面陽極酸化し、グランドプレーン
保護膜５を形成したのち８４０からなる第１層間絶縁ｆ
ｕｌｌ！６を形成する。つぎＩＩｃ Ａ ｕ ｌ ｎ
２からなる抵抗。
さらにＰｂ−Ｉｎ−Ａｕ合金−からなる配線接続層７及
び下部１ｉｌｃ極暎を形成する。つぎにＳｉＯからなる
第３Ｍ間絶縁暎を形成したのち、プラズマ酸化法によ）
所望の下部電極表面にトンネル障壁層釦、つづいて上部
電極膜を形成する０さらに第３Ｍ間絶縁編を、ついで制
御？Ｉｓおよび配線層８を、さらに保護膜９を形成する
０つぎに突起電極用の痛子・電極４０Ｍ表面をＡｒガス
の１０−” Ｔｏｌｒの減圧下でスパッタクリーニング
したのち、ＴＩＩｒＯ２５００λの厚さに蒸着し、引続
きＡｕ膜１１を１０００λの厚さに蒸着する０その後リ
フトオフを行い、所望のパターン形状とした。なおＴｉ
−Ｆ６よびＡｙｕのＭ層中においては基板の温度を５０
℃程度に維持した・また前記端子電極４の寸法（開口部
）は６０μｍ とした。つぎにあらかじめ準備したメタ
ルマスクを用い、＠述の端子電極４とメタルマスクの開
口部とを位置したのちＩｎ、ｓｎ、Ｂｉを約４０μｍの
厚さに蒸着しメとルマスクを取はずしたのち、基板ｌを
５慢の水−を形成した。以上述べた方法により作製し九
央起電極下地・、−換のコンタクト抵抗は０．００１〜
０．００５０であシ、従来の下地金属膜の１／２〜１／
３橿ｋに低減することができた。また突起電極の接着強
就も４５〜１５５ ｇ （１個当シの剪断強度）が得ら
れ１機械的的に十分な強度が得られてしることを確認し
友。
び下部１ｉｌｃ極暎を形成する。つぎにＳｉＯからなる
第３Ｍ間絶縁暎を形成したのち、プラズマ酸化法によ）
所望の下部電極表面にトンネル障壁層釦、つづいて上部
電極膜を形成する０さらに第３Ｍ間絶縁編を、ついで制
御？Ｉｓおよび配線層８を、さらに保護膜９を形成する
０つぎに突起電極用の痛子・電極４０Ｍ表面をＡｒガス
の１０−” Ｔｏｌｒの減圧下でスパッタクリーニング
したのち、ＴＩＩｒＯ２５００λの厚さに蒸着し、引続
きＡｕ膜１１を１０００λの厚さに蒸着する０その後リ
フトオフを行い、所望のパターン形状とした。なおＴｉ
−Ｆ６よびＡｙｕのＭ層中においては基板の温度を５０
℃程度に維持した・また前記端子電極４の寸法（開口部
）は６０μｍ とした。つぎにあらかじめ準備したメタ
ルマスクを用い、＠述の端子電極４とメタルマスクの開
口部とを位置したのちＩｎ、ｓｎ、Ｂｉを約４０μｍの
厚さに蒸着しメとルマスクを取はずしたのち、基板ｌを
５慢の水−を形成した。以上述べた方法により作製し九
央起電極下地・、−換のコンタクト抵抗は０．００１〜
０．００５０であシ、従来の下地金属膜の１／２〜１／
３橿ｋに低減することができた。また突起電極の接着強
就も４５〜１５５ ｇ （１個当シの剪断強度）が得ら
れ１機械的的に十分な強度が得られてしることを確認し
友。
１また本実施例では、Ａｕ／Ｔｉ の二層膜について鴎
べたが、Ａｇ／ＴｉおよびＣｕ／Ｔｉ夫々の二層膜につ
いても前記実施例と同様の結果が得ら扛た。
べたが、Ａｇ／ＴｉおよびＣｕ／Ｔｉ夫々の二層膜につ
いても前記実施例と同様の結果が得ら扛た。
さらに本実施例ではＰｂ合金を用いた超−導ＬＳＩの場
合について述べたが、Ｎｂ系材料を用いた超電導ＬＳＩ
を用いた場合にも、同様な効果を有することを確認して
いる。その場合、突起ｔｉのり７０一温度を２００℃迄
引き上げることができる。
合について述べたが、Ｎｂ系材料を用いた超電導ＬＳＩ
を用いた場合にも、同様な効果を有することを確認して
いる。その場合、突起ｔｉのり７０一温度を２００℃迄
引き上げることができる。
以上説明したごとく本発明によれば、超′遁導ＬＳＩの
外部接続用突起１に極の下地金禰換が安定に形成できる
ようになり、接着強度が大きく、コンタクト抵抗の低い
電極構造が再現性よく作製できるようになった。
外部接続用突起１に極の下地金禰換が安定に形成できる
ようになり、接着強度が大きく、コンタクト抵抗の低い
電極構造が再現性よく作製できるようになった。
４１図は１本発明の一実施例になる超電導ＬＳＩの外部
接続用突起電極部の断面構造を示す図である。 図中、ｌ・・・基板、２・・・絶縁層（Ｓｉへ層）、３
・−・グランドプレーン、４６２．超電導Ｌ８１の端子
、電極、５・・・グランドブレーン保護膜、６・・・ｗ
４１層間絶縁映、７・・・配線接続層、８・・・配線層
、９・・・保護膜。 １０ ・Ｔｉ ＭＩＡ、１１ ・Ａｕ１ｌｌ！、１２−
・・超電導突起−＠１極。 特許出願人 工業技術院長用田裕部 第 １ 図
接続用突起電極部の断面構造を示す図である。 図中、ｌ・・・基板、２・・・絶縁層（Ｓｉへ層）、３
・−・グランドプレーン、４６２．超電導Ｌ８１の端子
、電極、５・・・グランドブレーン保護膜、６・・・ｗ
４１層間絶縁映、７・・・配線接続層、８・・・配線層
、９・・・保護膜。 １０ ・Ｔｉ ＭＩＡ、１１ ・Ａｕ１ｌｌ！、１２−
・・超電導突起−＠１極。 特許出願人 工業技術院長用田裕部 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、二つの超電導薄膜の間に極薄のトンネル障壁層を挾
んだサントイ、チ構造を主要素子とし。 該素子に超電導性の突起電極を接続してなる超電導果槓
１１路において、突起電極の下地金属膜として最下層に
ＴＩを、上層にＡｕ、Ａｇ、Ｃｕのいずれか一つの金属
膜で構成された二層機を用いたことを特徴とする超電導
集積回路の端子電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59013477A JPS60160186A (ja) | 1984-01-30 | 1984-01-30 | 超電導集積回路の端子電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59013477A JPS60160186A (ja) | 1984-01-30 | 1984-01-30 | 超電導集積回路の端子電極 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160186A true JPS60160186A (ja) | 1985-08-21 |
| JPH0114715B2 JPH0114715B2 (ja) | 1989-03-14 |
Family
ID=11834201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59013477A Granted JPS60160186A (ja) | 1984-01-30 | 1984-01-30 | 超電導集積回路の端子電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160186A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843520A (en) * | 1997-01-13 | 1998-12-01 | Vanguard International Semiconductor Corporation | Substrate clamp design for minimizing substrate to clamp sticking during thermal processing of thermally flowable layers |
| CN111969102A (zh) * | 2020-09-11 | 2020-11-20 | 中国科学院紫金山天文台 | 一种改善超导钛-铌薄膜接触电极的制备方法 |
-
1984
- 1984-01-30 JP JP59013477A patent/JPS60160186A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843520A (en) * | 1997-01-13 | 1998-12-01 | Vanguard International Semiconductor Corporation | Substrate clamp design for minimizing substrate to clamp sticking during thermal processing of thermally flowable layers |
| CN111969102A (zh) * | 2020-09-11 | 2020-11-20 | 中国科学院紫金山天文台 | 一种改善超导钛-铌薄膜接触电极的制备方法 |
| CN111969102B (zh) * | 2020-09-11 | 2023-10-27 | 中国科学院紫金山天文台 | 一种改善超导钛-铌薄膜接触电极的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0114715B2 (ja) | 1989-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360142A (en) | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate | |
| US4922322A (en) | Bump structure for reflow bonding of IC devices | |
| US3663184A (en) | Solder bump metallization system using a titanium-nickel barrier layer | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| US4290079A (en) | Improved solder interconnection between a semiconductor device and a supporting substrate | |
| JPS5831729B2 (ja) | 接合方法 | |
| WO1993000703A1 (en) | Fabricating electronic circuitry unit containing stacked ic layers having lead rerouting | |
| EP3688797B1 (en) | Under-bump metallization structure comprising superconducting material | |
| CA1142264A (en) | Contact technique for electrical circuitry | |
| US5283465A (en) | Superconducting lead on integrated circuit | |
| JPS59107586A (ja) | 超伝導フリツプチツプボンデイング方法 | |
| JPH0158875B2 (ja) | ||
| JPS6074539A (ja) | 光半導体素子用サブマウント | |
| JPS6260836B2 (ja) | ||
| JPH0114715B2 (ja) | ||
| JP3213722B2 (ja) | 超伝導集積回路のフリップチップ接続方法 | |
| JPH10188754A (ja) | 超伝導リレー | |
| JPS62183573A (ja) | 超電導集積回路 | |
| JPS5897880A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPS5897881A (ja) | 超電導薄膜機能素子の接続端子用突起電極 | |
| JPS58157181A (ja) | 超電導回路用コンタクト | |
| JPS6068681A (ja) | 超伝導トランジスタ | |
| JP4519279B2 (ja) | 高温超伝導デバイス | |
| JPS5877266A (ja) | 超電導薄膜機能素子の接続端子用突起電極とその製造方法 | |
| JPS58207686A (ja) | 低温デバイスの超伝導接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |