JPS60160687A - 厚膜積層基板 - Google Patents
厚膜積層基板Info
- Publication number
- JPS60160687A JPS60160687A JP59015749A JP1574984A JPS60160687A JP S60160687 A JPS60160687 A JP S60160687A JP 59015749 A JP59015749 A JP 59015749A JP 1574984 A JP1574984 A JP 1574984A JP S60160687 A JPS60160687 A JP S60160687A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thick film
- film laminated
- electrode layer
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、厚膜積層基板に関し、特に抵抗を内部に積層
することに↓り烏密度に回路を積層形成できる厚膜積層
基板に関する。
することに↓り烏密度に回路を積層形成できる厚膜積層
基板に関する。
従来の厚膜回路基板においては、基板がたとえばエポキ
シ樹脂から形成されていると、この基板上に印刷により
導体パターンを形成し、その上にたとえばチップ抵抗を
取り付けたり、またはポリマー抵抗を印刷・低温硬化さ
せて設けるなどで厚膜回路基板を形成していた。また、
セラミック基板を用いた場合には、基板上の導体パター
ンに接続される印刷抵抗として、高温焼成される抵抗を
使用して厚膜回路基板全形成していた。
シ樹脂から形成されていると、この基板上に印刷により
導体パターンを形成し、その上にたとえばチップ抵抗を
取り付けたり、またはポリマー抵抗を印刷・低温硬化さ
せて設けるなどで厚膜回路基板を形成していた。また、
セラミック基板を用いた場合には、基板上の導体パター
ンに接続される印刷抵抗として、高温焼成される抵抗を
使用して厚膜回路基板全形成していた。
このように、従来の厚膜回路基板では、最上層にのみ抵
抗を設けていた。
抗を設けていた。
これは、たとえば厚膜を積層して積層間すなわち絶縁層
間に抵抗を内蔵させるようにしたとしても、抵抗上に絶
縁層を形成するつぎの熱処理工程において、この内蔵抵
抗の抵抗値が変化してしまい、精度のある内蔵抵抗の形
成が不可能であるという理由によるものである。
間に抵抗を内蔵させるようにしたとしても、抵抗上に絶
縁層を形成するつぎの熱処理工程において、この内蔵抵
抗の抵抗値が変化してしまい、精度のある内蔵抵抗の形
成が不可能であるという理由によるものである。
したがって、従来においては、抵抗を内蔵した厚膜積層
基板を形成することはできず、厚膜回路の実装密度を高
めることが困難であった。
基板を形成することはできず、厚膜回路の実装密度を高
めることが困難であった。
そこで、本発明はこのような実情に鑑み提案されたもの
であり、抵抗値を変化させることなく、絶縁層下に内蔵
抵抗を設けることができ、厚膜回路の実装密度を高めら
れる厚膜積層基板を提供すること全目的とする。
であり、抵抗値を変化させることなく、絶縁層下に内蔵
抵抗を設けることができ、厚膜回路の実装密度を高めら
れる厚膜積層基板を提供すること全目的とする。
この目的を達成するために本発明の厚膜積層基板は、基
板上に高温焼成される抵抗を含む配線回路？積層形成し
、この配線回路上に低温硬化する樹脂層により絶縁層を
形成し、この絶縁層上に低温硬化する導電体ケ含む配線
回路を形成することケ特徴とする。
板上に高温焼成される抵抗を含む配線回路？積層形成し
、この配線回路上に低温硬化する樹脂層により絶縁層を
形成し、この絶縁層上に低温硬化する導電体ケ含む配線
回路を形成することケ特徴とする。
以下、本発明の一実施例を図面に基づき説明する０
第１図は、本発明に係る厚膜積層基板の断面図である。
この厚膜積層基板は、セラミック等の基板１上に、ガラ
スを基材とした下電極層２、絶縁ガラス層３、中間電極
層４および内蔵抵抗層５が高温焼成されることで順に形
成され、この多層部り、上に、ポリマー系耐熱性樹脂を
基材にした絶縁樹脂層６、上部抵抗層７、上電極層８お
よびオーバコートＮ９が低温硬化されることで順に形成
されてまた、上記樹脂を基材にして形成された多層部ｋ
Ｌ２とすると、この多層部Ｌ２の最上層には、インダク
タンス素子、コンデンサ、トランジスタ、ＩＣ等のチッ
プ部品ｉｏが取り伺けられている。
スを基材とした下電極層２、絶縁ガラス層３、中間電極
層４および内蔵抵抗層５が高温焼成されることで順に形
成され、この多層部り、上に、ポリマー系耐熱性樹脂を
基材にした絶縁樹脂層６、上部抵抗層７、上電極層８お
よびオーバコートＮ９が低温硬化されることで順に形成
されてまた、上記樹脂を基材にして形成された多層部ｋ
Ｌ２とすると、この多層部Ｌ２の最上層には、インダク
タンス素子、コンデンサ、トランジスタ、ＩＣ等のチッ
プ部品ｉｏが取り伺けられている。
ところで、絶縁ガラス層３〒介して上記下電極層２は上
下の電極層間の導通葡取るビアボール（ｖｉａ ｈｏｌ
ｅ） １１によって中間電極層４に接続され、中間電極
層４は上記内蔵抵抗層５に接続されている。また、この
中間電極層４ｉｄ上記絶縁樹脂層６を介してピアホール
１２にまり上Ｎｂ上電極Ｎ８に接続され、この上電極層
８は上部抵抗層７に接続されている。また、チップ部品
ｉｏは上電極層８に接続されている。
下の電極層間の導通葡取るビアボール（ｖｉａ ｈｏｌ
ｅ） １１によって中間電極層４に接続され、中間電極
層４は上記内蔵抵抗層５に接続されている。また、この
中間電極層４ｉｄ上記絶縁樹脂層６を介してピアホール
１２にまり上Ｎｂ上電極Ｎ８に接続され、この上電極層
８は上部抵抗層７に接続されている。また、チップ部品
ｉｏは上電極層８に接続されている。
このように、上記厚膜積層基板では、高温焼成される抵
抗すなわち上記内蔵抵抗層５ケ含む配線回路ケガラスを
基材とした上記多層部Ｌ１において形成し、この配線回
路上すなわち多層部Ｌ１上に低温硬化する樹脂層により
上記絶Ｍ樹脂層６を形成している。そして、この絶縁樹
脂層６上に低温硬化する導電体すなわち上記上電極層８
を少なくとも含む配線回路を形成している。ここで、上
記絶縁樹脂層６は上電極層８との間を絶縁するとともに
、上部抵抗層７全形成するアンダーコートすなわち下地
層となっている。
抗すなわち上記内蔵抵抗層５ケ含む配線回路ケガラスを
基材とした上記多層部Ｌ１において形成し、この配線回
路上すなわち多層部Ｌ１上に低温硬化する樹脂層により
上記絶Ｍ樹脂層６を形成している。そして、この絶縁樹
脂層６上に低温硬化する導電体すなわち上記上電極層８
を少なくとも含む配線回路を形成している。ここで、上
記絶縁樹脂層６は上電極層８との間を絶縁するとともに
、上部抵抗層７全形成するアンダーコートすなわち下地
層となっている。
このように構成された上記厚膜積層基板は、上記樹脂を
基材にした多層部Ｌ２に上記多層部Ｌ１上に形成したと
しても、多層部Ｌ２の形成温度が低い／こめ、高温焼成
されて形成される多層８３Ｌ１内の内蔵抵抗層５の抵抗
値が変化することはない。
基材にした多層部Ｌ２に上記多層部Ｌ１上に形成したと
しても、多層部Ｌ２の形成温度が低い／こめ、高温焼成
されて形成される多層８３Ｌ１内の内蔵抵抗層５の抵抗
値が変化することはない。
したがって、本発明によれば、抵抗層として上記内蔵抵
抗層５と上部抵抗層７０２層を配することができ、まｌ
ζ電極層を３層設けられることで、厚膜積層回路の実装
密度を大幅に高めることが可能となっている。
抗層５と上部抵抗層７０２層を配することができ、まｌ
ζ電極層を３層設けられることで、厚膜積層回路の実装
密度を大幅に高めることが可能となっている。
つぎに、上記厚膜積層基板を作製する工程を順葡追って
説明する。
説明する。
まず、アルミナ等のセラミックまたは石英ガラス等の基
板１上に、Ａ、１−Ｐｄ系の導電ペースト（たとえば山
中マンセイ社製の４８４６）等を用い、印刷・焼成によ
り、たとえばＩ２±３μｍの厚さの上記下電極層２全形
成する。この時、焼成は９００℃の温度で３０分以上行
なう。
板１上に、Ａ、１−Ｐｄ系の導電ペースト（たとえば山
中マンセイ社製の４８４６）等を用い、印刷・焼成によ
り、たとえばＩ２±３μｍの厚さの上記下電極層２全形
成する。この時、焼成は９００℃の温度で３０分以上行
なう。
ツキニ、上記下電極層２上に、絶縁ガラスペースト（た
とえばデュポン社製の９９５０）？ｔ−用い、印刷・焼
成全２度繰り返すことで、たとえは４゜±５μｍの厚さ
の上記絶縁ガラス層３を形成する。
とえばデュポン社製の９９５０）？ｔ−用い、印刷・焼
成全２度繰り返すことで、たとえは４゜±５μｍの厚さ
の上記絶縁ガラス層３を形成する。
この時、焼成は９００℃の温度で１５分以上行ない、２
度繰り返す。
度繰り返す。
つぎに、その上部に、ピアホールｌｌｋ介して下電極層
２と導通全敗りながら、上記中間電極層４を印刷・焼成
によりたとえば１２±３μｍＬ７）厚さに形成する。こ
の時、拐料は上記下電極層２と同じ材料ケ使用し、焼成
は８５０℃の温度で３０分以上行なう。
２と導通全敗りながら、上記中間電極層４を印刷・焼成
によりたとえば１２±３μｍＬ７）厚さに形成する。こ
の時、拐料は上記下電極層２と同じ材料ケ使用し、焼成
は８５０℃の温度で３０分以上行なう。
つぎに、中間電極層◆と接続する上記内蔵抵抗層５葡、
印刷・焼成により１ことえば１ｏ±３μｍの厚さに形成
する。この時、材料としてＲｕＯ２系の抵抗ペース（た
とえば昭栄化学′社製の４０００シリ一ズ〕等全使用し
、焼成は８５０℃の温度で３０分以上行なう。また、上
記抵抗層５の抵抗値に＋、１％以内の所定値とするため
に、たとえばレーザトリミングを行なう。
印刷・焼成により１ことえば１ｏ±３μｍの厚さに形成
する。この時、材料としてＲｕＯ２系の抵抗ペース（た
とえば昭栄化学′社製の４０００シリ一ズ〕等全使用し
、焼成は８５０℃の温度で３０分以上行なう。また、上
記抵抗層５の抵抗値に＋、１％以内の所定値とするため
に、たとえばレーザトリミングを行なう。
これまでの工程で、上述の多層部Ｌ１の形成が終了した
。
。
つぎに、その上部に、エポキシ系熱硬化性樹脂（たとえ
ばタムラ化研社製の５Ｒ−３１）等を用い、印刷・熱硬
化全２度繰り返すことで、ポリマー系アンダーコートで
ある上記絶縁樹脂層６會たとえば４０±５μｍの厚さに
形成する。この時、熱硬化は、１８０℃の温度で１５分
以上２回行なう０ つぎに、その上部に、ポリマー系カーボン抵抗ペースト
（たとえばタムラ化研社製でエポキシ系１７）ＣＥ３１
３．３２２）等ｒ印刷し、２５０℃の温度で数分からｌ
Ｏ分程度熱硬化させて、たとえは１０±３μｍの厚さの
上記上部抵抗層７を形成する。ここで、この抵抗層７を
研磨等でカットトリミングすることで、±２チ以内の抵
抗値とする０つぎに、上部抵抗層７と接続する上記上電
極層８全印刷−熱硬化によりたとえば１２’：！−３μ
ｍの厚さに形成する。この時、ピアホール１２全ブｒし
て中間電極層４と導通を取りながら、上電極層８を形成
する。
ばタムラ化研社製の５Ｒ−３１）等を用い、印刷・熱硬
化全２度繰り返すことで、ポリマー系アンダーコートで
ある上記絶縁樹脂層６會たとえば４０±５μｍの厚さに
形成する。この時、熱硬化は、１８０℃の温度で１５分
以上２回行なう０ つぎに、その上部に、ポリマー系カーボン抵抗ペースト
（たとえばタムラ化研社製でエポキシ系１７）ＣＥ３１
３．３２２）等ｒ印刷し、２５０℃の温度で数分からｌ
Ｏ分程度熱硬化させて、たとえは１０±３μｍの厚さの
上記上部抵抗層７を形成する。ここで、この抵抗層７を
研磨等でカットトリミングすることで、±２チ以内の抵
抗値とする０つぎに、上部抵抗層７と接続する上記上電
極層８全印刷−熱硬化によりたとえば１２’：！−３μ
ｍの厚さに形成する。この時、ピアホール１２全ブｒし
て中間電極層４と導通を取りながら、上電極層８を形成
する。
また、上電極層８を形成する材料は、ＡＰ系のポリマー
系導電ペースト（たとえばア丈ヒ化研社製でエポキシ系
のＬＳ−５１０）等を用い、熱硬化は１５０℃の温度で
３０分行なう。
系導電ペースト（たとえばア丈ヒ化研社製でエポキシ系
のＬＳ−５１０）等を用い、熱硬化は１５０℃の温度で
３０分行なう。
ここで１．上記上部抵抗層７孕形成する工程と」二記上
電極層８を形成する工程の順序を逆にしてもよい。
電極層８を形成する工程の順序を逆にしてもよい。
つぎに、ポリマー系絶縁ペースト（たとえばタムラ化研
社製でエポキシ系の５Ｒ−３１）孕用い、上記オーバコ
ート層９を印刷・熱硬化にエリたとえば３０−！−５μ
ｍの厚さに形成する。この時、熱硬化は１２０℃の温度
で３０分行なう。また、紫外線硬化形のポリマー絶縁ペ
ースト（たとえばデュポン社製の６００７）’に用いて
もよく、この場合８０Ｗの紫外線ランプに２０秒さらす
。
社製でエポキシ系の５Ｒ−３１）孕用い、上記オーバコ
ート層９を印刷・熱硬化にエリたとえば３０−！−５μ
ｍの厚さに形成する。この時、熱硬化は１２０℃の温度
で３０分行なう。また、紫外線硬化形のポリマー絶縁ペ
ースト（たとえばデュポン社製の６００７）’に用いて
もよく、この場合８０Ｗの紫外線ランプに２０秒さらす
。
これまでの工程で、上記多層部り、の形成が終了し１ζ
０ つぎに、上電極層８に接続する上記チップ部品１０に導
電性接着剤（たとえば住友社製でエポキシ系のＴａ２０
５）’（ｚ用いて取り付ける。導電性接着剤を印刷して
チップ部品１０全取り付けたあとの熱硬化は、１２０〜
１５０℃の温度で１５分子行なう。
０ つぎに、上電極層８に接続する上記チップ部品１０に導
電性接着剤（たとえば住友社製でエポキシ系のＴａ２０
５）’（ｚ用いて取り付ける。導電性接着剤を印刷して
チップ部品１０全取り付けたあとの熱硬化は、１２０〜
１５０℃の温度で１５分子行なう。
以上説明したように、上記厚膜積層基板では、８５０℃
で焼成されるたとえばＲｕ５２系の抵抗ペーストにより
上記内部抵抗層５を形成し、２５０℃で熱硬化されるた
とえばポリマー系カーボン抵抗ペーストにより上記上部
抵抗層７全形成している。このため、温度差が大きく、
２５０℃程度の温度がのちに内部抵抗層５に加えられた
としても、内部抵抗Ｎ５の抵抗値精度の低下はまったく
起らず、士２％の鞘度盆有する抵抗層を容易に実現する
ことができる。
で焼成されるたとえばＲｕ５２系の抵抗ペーストにより
上記内部抵抗層５を形成し、２５０℃で熱硬化されるた
とえばポリマー系カーボン抵抗ペーストにより上記上部
抵抗層７全形成している。このため、温度差が大きく、
２５０℃程度の温度がのちに内部抵抗層５に加えられた
としても、内部抵抗Ｎ５の抵抗値精度の低下はまったく
起らず、士２％の鞘度盆有する抵抗層を容易に実現する
ことができる。
ま１ζ、焼成系の電極層？１１−３層形成するのとは異
なり、ポリマー系を含む電極層を３層したことにより、
歩留りが向上され、またコストの低減がはかられた。
なり、ポリマー系を含む電極層を３層したことにより、
歩留りが向上され、またコストの低減がはかられた。
つぎに、本発明の他の実施例を第２図に基づき説明する
。この第２図に示す厚膜積層基板は、基板１の両面に厚
膜積層基板し、スルーホール１５により両面の積層間の
導通を行なっている。
。この第２図に示す厚膜積層基板は、基板１の両面に厚
膜積層基板し、スルーホール１５により両面の積層間の
導通を行なっている。
この厚膜積層基板の構成を説明すると、基板１の一方の
面上に上述の実施例で説明した焼成系の多層部り、とポ
リマー系の多層部Ｌ２が形成されている。また、基板１
の他方の面上には、焼成系の多層部Ｌ１ｏのみが形成さ
れ、この多層部Ｌ１ｏ上にポリマー系のオーバコート層
９Ａが形成されている。多層部Ｌ１ｏは、多層部Ｌ１
と同様に形成されており、したがって符号に／ｌ付すこ
とで、多層部Ｌ１ｏの説明を省略する。ここで、多層部
Ｌ１の下電極層２と多層部ＬＩＯの下電極Ｎ２Ａとはス
ルーホール１５により導通が取られている。
面上に上述の実施例で説明した焼成系の多層部り、とポ
リマー系の多層部Ｌ２が形成されている。また、基板１
の他方の面上には、焼成系の多層部Ｌ１ｏのみが形成さ
れ、この多層部Ｌ１ｏ上にポリマー系のオーバコート層
９Ａが形成されている。多層部Ｌ１ｏは、多層部Ｌ１
と同様に形成されており、したがって符号に／ｌ付すこ
とで、多層部Ｌ１ｏの説明を省略する。ここで、多層部
Ｌ１の下電極層２と多層部ＬＩＯの下電極Ｎ２Ａとはス
ルーホール１５により導通が取られている。
第３図はさらに他の実施例の厚膜積層基板を示している
。この厚膜積層基板では、第１図に示す厚膜積層基板に
おいて上部抵抗層７を形成せず、上電極層８上に上述の
チップ部品１０のみ金取り伺けるようにしている。
。この厚膜積層基板では、第１図に示す厚膜積層基板に
おいて上部抵抗層７を形成せず、上電極層８上に上述の
チップ部品１０のみ金取り伺けるようにしている。
以上の説明から明ら刀工なように、本発明によれば、ま
ず、セラミック等の基板上にガラス會基材とした内蔵抵
抗層等の厚膜を多層に積層し、その上に低温硬化ポリマ
ー系の絶縁層、電極層、上部抵抗層等の厚膜を多層に積
層することにより、厚膜積層基板？形成している。した
がって、硬化温度の低いポリマー系の厚瞑會積層し１こ
としても、内蔵抵抗層の抵抗値は変化することはなく、
従来不■Ｊ能であった内蔵抵抗層？有する厚膜積層基板
の実現が可能となった。
ず、セラミック等の基板上にガラス會基材とした内蔵抵
抗層等の厚膜を多層に積層し、その上に低温硬化ポリマ
ー系の絶縁層、電極層、上部抵抗層等の厚膜を多層に積
層することにより、厚膜積層基板？形成している。した
がって、硬化温度の低いポリマー系の厚瞑會積層し１こ
としても、内蔵抵抗層の抵抗値は変化することはなく、
従来不■Ｊ能であった内蔵抵抗層？有する厚膜積層基板
の実現が可能となった。
また、このように内蔵抵抗層の形成が可能となつ１ζこ
とにより、厚膜回路の実装密度を大幅に高めることがで
きる。このため、特に高密度実装が必要とされるＶＴＲ
やいわゆるヘッドホンステレオタイプのテープレコーダ
に本発明の厚膜積層基板を用いることで、装置の高密度
実装、小型化が可能となる。
とにより、厚膜回路の実装密度を大幅に高めることがで
きる。このため、特に高密度実装が必要とされるＶＴＲ
やいわゆるヘッドホンステレオタイプのテープレコーダ
に本発明の厚膜積層基板を用いることで、装置の高密度
実装、小型化が可能となる。
面図、第２図および第３図は本発明のそれぞれ異なる他
の実施例となる厚膜積層基板の断面図である０ １・・・基板 ２，２Ａ・・・下電極層３．３Ａ・・・
絶縁ガラス層 ４．４へ用中間電極層 ５．５Ａ・・・内蔵抵抗層 ６・・・絶縁樹脂層 ７・・・上部抵抗層８・・・上電
極層 ｉｏ・・・チップ部品９．９Ａ・・・オーバコー
ト層 １１ 、１１ Ａ 、 １２−−− ピアホール１５−
・・スルーホール 特許出願人 ソニー株式会社 代理人 弁理士 小 池 見 向 １） 村 榮 −・ 第１図 第２図 第３図 昭和５９年３月２３０ 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５９ 年 特許願第０１５７４９ 号２、発明の名
称 厚膜積層基板 ３、補正をする者 事件との関係 特許出願人 住 所 束原部品用区北品用６丁目７番３５号氏 名
（２１８）ソニー株式会社 銘称） 代表者 大 賀 典 雄 ４、代理人 〒１０５ 住 所 東京都港区虎ノ門二丁目６番４号自 発 ６、補正の対象 明細書中、第６頁第３行、第６頁第１４行〜第１５行、
および第７頁第１行にそれぞれ「３０分以上」とある記
載全それぞれ「１５分以上」と補正する。 （７−２） 明細書中、第７頁第１５行にｒｃＥ３ｔａ、」とある記
載ｋｒＬＥ３１３ケ 」と補正する。 （７−３） 明細書中、第７頁第１５行にｒ２５０℃の」とある記載
ｋｒ２００℃程度の」と補正する。 （７−４） 明細書中、第６頁第１４行〜第１９行に「ここで、・・
・・ 抵抗値とする。」とある文章を削除する０ 上記抵抗層７葡研磨等でカントトリミングすることで、
土２％以内の抵抗値とする。」を挿入する。 （７−６） 明細書中、第８頁第７行に「ＬＳ−５１０」とある記載
ｔｒｉ、５ｓｏｏ、、１と補正する。 （７＝７） 明細書中、第８頁第１８行にｒ６００７Ｊとある記載上
ｒ６００５Ｊと補正する。 （７−８） 明細書中、第９頁第１０行〜第１１行に「２５０℃で」
とある記載ｖｒ２ｏｏ℃程度で」と補正する。 （７−９） 明細書中、第９頁第１３行に「２５０℃程度の」とある
記載ｖｒ ２００℃程度の」と補正する。 以 上
の実施例となる厚膜積層基板の断面図である０ １・・・基板 ２，２Ａ・・・下電極層３．３Ａ・・・
絶縁ガラス層 ４．４へ用中間電極層 ５．５Ａ・・・内蔵抵抗層 ６・・・絶縁樹脂層 ７・・・上部抵抗層８・・・上電
極層 ｉｏ・・・チップ部品９．９Ａ・・・オーバコー
ト層 １１ 、１１ Ａ 、 １２−−− ピアホール１５−
・・スルーホール 特許出願人 ソニー株式会社 代理人 弁理士 小 池 見 向 １） 村 榮 −・ 第１図 第２図 第３図 昭和５９年３月２３０ 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５９ 年 特許願第０１５７４９ 号２、発明の名
称 厚膜積層基板 ３、補正をする者 事件との関係 特許出願人 住 所 束原部品用区北品用６丁目７番３５号氏 名
（２１８）ソニー株式会社 銘称） 代表者 大 賀 典 雄 ４、代理人 〒１０５ 住 所 東京都港区虎ノ門二丁目６番４号自 発 ６、補正の対象 明細書中、第６頁第３行、第６頁第１４行〜第１５行、
および第７頁第１行にそれぞれ「３０分以上」とある記
載全それぞれ「１５分以上」と補正する。 （７−２） 明細書中、第７頁第１５行にｒｃＥ３ｔａ、」とある記
載ｋｒＬＥ３１３ケ 」と補正する。 （７−３） 明細書中、第７頁第１５行にｒ２５０℃の」とある記載
ｋｒ２００℃程度の」と補正する。 （７−４） 明細書中、第６頁第１４行〜第１９行に「ここで、・・
・・ 抵抗値とする。」とある文章を削除する０ 上記抵抗層７葡研磨等でカントトリミングすることで、
土２％以内の抵抗値とする。」を挿入する。 （７−６） 明細書中、第８頁第７行に「ＬＳ−５１０」とある記載
ｔｒｉ、５ｓｏｏ、、１と補正する。 （７＝７） 明細書中、第８頁第１８行にｒ６００７Ｊとある記載上
ｒ６００５Ｊと補正する。 （７−８） 明細書中、第９頁第１０行〜第１１行に「２５０℃で」
とある記載ｖｒ２ｏｏ℃程度で」と補正する。 （７−９） 明細書中、第９頁第１３行に「２５０℃程度の」とある
記載ｖｒ ２００℃程度の」と補正する。 以 上
Claims (1)
- 基板上に高温焼成される抵抗ケ含む配線回路を積層形成
し、この配線回路上に低温硬化する樹脂層により絶縁層
を形成し、この絶縁層上に低温硬化する導電体を含む配
線回路を形成することを特徴とする厚膜積層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015749A JPS60160687A (ja) | 1984-01-31 | 1984-01-31 | 厚膜積層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015749A JPS60160687A (ja) | 1984-01-31 | 1984-01-31 | 厚膜積層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60160687A true JPS60160687A (ja) | 1985-08-22 |
Family
ID=11897413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015749A Pending JPS60160687A (ja) | 1984-01-31 | 1984-01-31 | 厚膜積層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160687A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117386A (ja) * | 1985-11-16 | 1987-05-28 | 株式会社住友金属セラミックス | 低温焼成セラミツク回路基板 |
| JPS63110692A (ja) * | 1986-10-28 | 1988-05-16 | 日本シイエムケイ株式会社 | プリント配線板の製造方法 |
| JPH03283593A (ja) * | 1990-03-30 | 1991-12-13 | Ngk Insulators Ltd | 厚膜多層基板 |
-
1984
- 1984-01-31 JP JP59015749A patent/JPS60160687A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117386A (ja) * | 1985-11-16 | 1987-05-28 | 株式会社住友金属セラミックス | 低温焼成セラミツク回路基板 |
| JPS63110692A (ja) * | 1986-10-28 | 1988-05-16 | 日本シイエムケイ株式会社 | プリント配線板の製造方法 |
| JPH03283593A (ja) * | 1990-03-30 | 1991-12-13 | Ngk Insulators Ltd | 厚膜多層基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4496793A (en) | Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion | |
| US4522667A (en) | Method for making multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion | |
| JP2551224B2 (ja) | 多層配線基板および多層配線基板の製造方法 | |
| JPH0213958B2 (ja) | ||
| JP3059568B2 (ja) | 多層プリント回路基板の製造方法 | |
| US5849396A (en) | Multilayer electronic structure and its preparation | |
| JPS60160687A (ja) | 厚膜積層基板 | |
| JP2748890B2 (ja) | 有機樹脂多層配線基板およびその製造方法 | |
| JPS63220598A (ja) | セラミック多層配線基板の製法 | |
| JP2000183536A (ja) | 機能モジュール及びその製造方法 | |
| JP2517726B2 (ja) | 多層配線基板の製造方法 | |
| JPS6154657A (ja) | 混成集積回路 | |
| JPS62171197A (ja) | 高密度混成集積回路の製造方法 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPS5857920B2 (ja) | 印刷回路板 | |
| JPS63261796A (ja) | 多層ハイブリツドｉｃ基板の製造方法 | |
| JPS59134803A (ja) | チツプ抵抗体の製造方法 | |
| JPS6010698A (ja) | 多層配線基板およびその製造方法 | |
| JPS61220397A (ja) | 回路モジユ−ルの製造方法 | |
| JPH08172274A (ja) | セラミック多層基板 | |
| JP2546307B2 (ja) | 多層回路基板の製造方法 | |
| JPS60102763A (ja) | 多層厚膜混成集積回路基板 | |
| JPS62244197A (ja) | 焼成済セラミツク板を使つた多層基板製造法 | |
| JPS60263499A (ja) | 多層印刷配線板の製造法 | |
| JPS6226200B2 (ja) |