JPS6016127B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS6016127B2 JPS6016127B2 JP13198078A JP13198078A JPS6016127B2 JP S6016127 B2 JPS6016127 B2 JP S6016127B2 JP 13198078 A JP13198078 A JP 13198078A JP 13198078 A JP13198078 A JP 13198078A JP S6016127 B2 JPS6016127 B2 JP S6016127B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential
- differential circuit
- transistors
- complementary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims description 11
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅回路に関し、特に差動回路を用いた増幅回
路に関するものである。
路に関するものである。
音響機器における負荷駆動のためには一般にプッシュブ
ル型の電力増幅回路が用いられるが、このプッシュプル
電力増幅段を駆動する電圧増幅段は多段差動アンプ構成
若しくは差動アンプ段と定電流源負荷のアンプ段との多
段構成となっている。
ル型の電力増幅回路が用いられるが、このプッシュプル
電力増幅段を駆動する電圧増幅段は多段差動アンプ構成
若しくは差動アンプ段と定電流源負荷のアンプ段との多
段構成となっている。
か）る電圧増幅段においては定電流回路を使用するため
にアンプで扱いうる最大電流値が限定されるものである
から、過渡時におけるピーク電流が制限される。よって
回路の安定化を図るために用いられる位相補償用コンデ
ンサを含む回路容量が負荷容量とみなされる関係上当該
負荷を駆動しきれず、アンプのスルーレィトカミ缶。限
をうける欠点がある。また電圧増幅段の出力には正逆相
の一対の出力信号が得られるものであるが、この正逆相
出力の直流レベルは同一であるために電力増幅段のプッ
シュプルァンプをそのま）では駆動できず所定のレベル
シフト回路を必要とし、また正逆相出力の一方のみを用
いる関係上電圧増幅段の差動アンプの能力を有効に利用
できない欠点もある。
にアンプで扱いうる最大電流値が限定されるものである
から、過渡時におけるピーク電流が制限される。よって
回路の安定化を図るために用いられる位相補償用コンデ
ンサを含む回路容量が負荷容量とみなされる関係上当該
負荷を駆動しきれず、アンプのスルーレィトカミ缶。限
をうける欠点がある。また電圧増幅段の出力には正逆相
の一対の出力信号が得られるものであるが、この正逆相
出力の直流レベルは同一であるために電力増幅段のプッ
シュプルァンプをそのま）では駆動できず所定のレベル
シフト回路を必要とし、また正逆相出力の一方のみを用
いる関係上電圧増幅段の差動アンプの能力を有効に利用
できない欠点もある。
本発明の目的は回路のスルーレイトを高めると共にブッ
シュプル電力増幅段を能率良く駆動しかつ歪のない電圧
増幅回路を提供することである。以下本発明について添
付図面を用いて説明する。図は本発明の実施例による電
圧増幅回路を出力段のプッシュプル電力増幅部と共に用
いた場合の増幅回路を示す。
シュプル電力増幅段を能率良く駆動しかつ歪のない電圧
増幅回路を提供することである。以下本発明について添
付図面を用いて説明する。図は本発明の実施例による電
圧増幅回路を出力段のプッシュプル電力増幅部と共に用
いた場合の増幅回路を示す。
先ず入力差敷回路はＮＰＮトランジスタＴ，とＱ２を有
する第１の差動回路１とＰＮＰトランジスタＱ３ＫＱ４
を有する第２の差動回路２よりなるいわゆる対称差動型
のコンブリメンタリ入力段構成となったいる。第１の差
動回路１は定電流額包，を有し、差動トランジスタＱ，
，Ｑ２の各コレクタは負荷抵抗Ｒ２，Ｒ３をそれぞれ介
して正電源＋Ｂより電圧供給がなされている。また、第
２の差動回路２はトランジスタＱ，，Ｑと相補的な（コ
ンブリメンタリ）トランジスタであるＮＰＮトランジス
タＱ３，Ｑ４と、定電流源らとを有し、差動トランジス
タＱ，Ｑ４の各コレクタは負荷抵抗Ｒ４，Ｒ５をそれぞ
れ介して負電源−Ｂより電圧供給がなされている。この
両差動回路１，２の各１対の差動入力間には共に所定の
増幅すべき信号ＩＮが印加されている。抵抗Ｒ，は入力
抵抗であり抵抗Ｒ，６は差動トランジスタの一方のトラ
ンジスタＱ２，Ｑ４へベースバイアスを与えるために設
けられている。これ等対称差動型の入力段の出力は次段
の２組のコンブリメンタリ型縦型差動回路３，４へ入力
される。
する第１の差動回路１とＰＮＰトランジスタＱ３ＫＱ４
を有する第２の差動回路２よりなるいわゆる対称差動型
のコンブリメンタリ入力段構成となったいる。第１の差
動回路１は定電流額包，を有し、差動トランジスタＱ，
，Ｑ２の各コレクタは負荷抵抗Ｒ２，Ｒ３をそれぞれ介
して正電源＋Ｂより電圧供給がなされている。また、第
２の差動回路２はトランジスタＱ，，Ｑと相補的な（コ
ンブリメンタリ）トランジスタであるＮＰＮトランジス
タＱ３，Ｑ４と、定電流源らとを有し、差動トランジス
タＱ，Ｑ４の各コレクタは負荷抵抗Ｒ４，Ｒ５をそれぞ
れ介して負電源−Ｂより電圧供給がなされている。この
両差動回路１，２の各１対の差動入力間には共に所定の
増幅すべき信号ＩＮが印加されている。抵抗Ｒ，は入力
抵抗であり抵抗Ｒ，６は差動トランジスタの一方のトラ
ンジスタＱ２，Ｑ４へベースバイアスを与えるために設
けられている。これ等対称差動型の入力段の出力は次段
の２組のコンブリメンタリ型縦型差動回路３，４へ入力
される。
縦型差動回路３は第１の差動回路１の正相出力をベース
入力とするＮＰＮトランジスタＱ５と第２の差動回路２
の逆相出力をベース入力とするＰＮＰトランジスタＱ６
とを有している。これら相補的な両トランジスタＱ，Ｑ
は両電源＋Ｂと一Ｂとの間において抵抗Ｒ６と定電圧源
Ｒ６と定電圧源ＶＥ，とを介して直列接続されている。
この抵抗Ｒ６と定電圧源ＶＥ，は両トランジスタＱ，Ｑ
６に無信号時において流れるいわゆるアイドル電流を定
めるものである。また縦型差動回路４は第１の差動回路
１の逆相出力をベース入力とするＮＰＮトランジスタＱ
７と第２の差動回路２の正相出力をベース入力とするＰ
ＮＰトランジスタＱとを有しており、これら相補的な両
トランジスタＱ７，Ｑ８は両電源間において抵抗Ｒ７と
定電圧源Ｖ８２とを介して直列に接続されている。
入力とするＮＰＮトランジスタＱ５と第２の差動回路２
の逆相出力をベース入力とするＰＮＰトランジスタＱ６
とを有している。これら相補的な両トランジスタＱ，Ｑ
は両電源＋Ｂと一Ｂとの間において抵抗Ｒ６と定電圧源
Ｒ６と定電圧源ＶＥ，とを介して直列接続されている。
この抵抗Ｒ６と定電圧源ＶＥ，は両トランジスタＱ，Ｑ
６に無信号時において流れるいわゆるアイドル電流を定
めるものである。また縦型差動回路４は第１の差動回路
１の逆相出力をベース入力とするＮＰＮトランジスタＱ
７と第２の差動回路２の正相出力をベース入力とするＰ
ＮＰトランジスタＱとを有しており、これら相補的な両
トランジスタＱ７，Ｑ８は両電源間において抵抗Ｒ７と
定電圧源Ｖ８２とを介して直列に接続されている。
抵抗Ｒ７と定電圧源ＶＥ２はトランジスタＱ７，Ｑ８の
アイドル電流を定める。トランジスタＱ７及びＱのコレ
クタはそれぞれ負荷抵抗Ｒ９及びＲ８を介して正及び負
電源へ接続され、両トランジスタのコレクタから一対の
差動出力信号が導出される。
アイドル電流を定める。トランジスタＱ７及びＱのコレ
クタはそれぞれ負荷抵抗Ｒ９及びＲ８を介して正及び負
電源へ接続され、両トランジスタのコレクタから一対の
差動出力信号が導出される。
これら出力は出力段のパワーアンプ部５へ印加される。
すなわち一対のコンブリメンタリトランジスタＱ９，Ｑ
，ｏのベース入力となり各コレクタからプッシュプルパ
ワ一世力段を礎成するトランジスタＱ，．，Ｑ，２，Ｑ
，３， Ｑ，４を駆動するものである。抵抗Ｒ，ｏ，
Ｒ，．はドライブトランジスタＱ９，Ｑ，ｏの各ヱミツ
タ抵抗であり、ダイオード群Ｄ及び抵抗虫，２はプッシ
ュプルパワー出力段トランジスタのベースバイアス用で
あり、また抵抗ＫＷＲ，５はトランジスタＱ，３，Ｑ，
４のェミツタ出力抵抗を示している。このェミッタ抵抗
Ｒ，４，Ｒ．５の共通接続点が回路出力ＯＵＴとなり、
この世力点と入力段の菱動回路のベース入力との間に帰
還抵抗 又，７が設けられ歪の改善等がなされている。
，ｏのベース入力となり各コレクタからプッシュプルパ
ワ一世力段を礎成するトランジスタＱ，．，Ｑ，２，Ｑ
，３， Ｑ，４を駆動するものである。抵抗Ｒ，ｏ，
Ｒ，．はドライブトランジスタＱ９，Ｑ，ｏの各ヱミツ
タ抵抗であり、ダイオード群Ｄ及び抵抗虫，２はプッシ
ュプルパワー出力段トランジスタのベースバイアス用で
あり、また抵抗ＫＷＲ，５はトランジスタＱ，３，Ｑ，
４のェミツタ出力抵抗を示している。このェミッタ抵抗
Ｒ，４，Ｒ．５の共通接続点が回路出力ＯＵＴとなり、
この世力点と入力段の菱動回路のベース入力との間に帰
還抵抗 又，７が設けられ歪の改善等がなされている。
‐上述した構成において、入力段が対称のコンブリメン
タリ型差動回路１及び２となっているから２次歪の抑圧
が可能となる。
タリ型差動回路１及び２となっているから２次歪の抑圧
が可能となる。
これらの各正逆相出力をそれぞれ次段の縦型差動回路３
，４により増幅するものであるから両回路３，４の出力
をそのま）次段のプッシュプルパワーアンプ部の入力と
して用いることが可能となる。この縦型差敷回路３，４
においては、定電流源を用いることがないので回路の過
渡電流を制限するものはなく、よって極めて大きな電流
を取り世すことができ、スルーレィトの向上は著しいも
のとなる。更には、電圧増幅段を入力部から出力部まで
正負両電源間において対称にコンブリメンタリ構成とす
ることにより回路の安定化と２次歪の低減を図ることが
できる。
，４により増幅するものであるから両回路３，４の出力
をそのま）次段のプッシュプルパワーアンプ部の入力と
して用いることが可能となる。この縦型差敷回路３，４
においては、定電流源を用いることがないので回路の過
渡電流を制限するものはなく、よって極めて大きな電流
を取り世すことができ、スルーレィトの向上は著しいも
のとなる。更には、電圧増幅段を入力部から出力部まで
正負両電源間において対称にコンブリメンタリ構成とす
ることにより回路の安定化と２次歪の低減を図ることが
できる。
以上の如く、本発明の増幅回路によれば、回路の安定化
、歪の低減及びスルーレィトの改善が可能となり、また
レベルシフトないこ出力段を駆動できる利点もあり、駆
動能率の向上ともなる。
、歪の低減及びスルーレィトの改善が可能となり、また
レベルシフトないこ出力段を駆動できる利点もあり、駆
動能率の向上ともなる。
図は本発明の実施例回路を含む増幅回路図である。
主要部分の符号の説明、１，２・・・差動回路、３，４
・・・縦型差動回路、Ｑ，，Ｑ２・・・差敷トランジス
タ。
・・・縦型差動回路、Ｑ，，Ｑ２・・・差敷トランジス
タ。
Claims (1)
- １ 第１及び第２の電源と、前記第１の電源により動作
電圧が供給され所定入力信号が印加された一対の差動入
力を有する第１の差動回路と、前記第２の電源により動
作電圧が供給され前記所定入力が印加された一対の差動
入力を有しかつ前記第１の差動回路を構成するトランジ
スタと相補的なトランジスタよりなる第２の差動回路と
、前記第１の差動回路の正相出力及び前記第２の差動回
路の逆相出力のそれぞれを入力とし前記電源間において
所定定電圧源を介し直列接続された互いに相補的な第１
及び第２のトランジスタと、前記第１の差動回路の逆相
出力及び前記第２の差動回路の正相出力のそれぞれを入
力とし前記電源間において所定定電圧源を介して直列接
続された互いに相補的な第３及び第４のトランジスタと
を含み、前記第２及び第３のトランジスタの出力間から
増幅出力信号を導出することを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13198078A JPS6016127B2 (ja) | 1978-10-26 | 1978-10-26 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13198078A JPS6016127B2 (ja) | 1978-10-26 | 1978-10-26 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5558609A JPS5558609A (en) | 1980-05-01 |
| JPS6016127B2 true JPS6016127B2 (ja) | 1985-04-24 |
Family
ID=15070723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13198078A Expired JPS6016127B2 (ja) | 1978-10-26 | 1978-10-26 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016127B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722258B2 (ja) * | 1985-12-04 | 1995-03-08 | 日本電気アイシーマイコンシステム株式会社 | スイッチング比較器 |
-
1978
- 1978-10-26 JP JP13198078A patent/JPS6016127B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5558609A (en) | 1980-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3437945A (en) | Transformerless transistor output amplifier | |
| US3914703A (en) | Half-bridge audio amplifier | |
| JPS6023528B2 (ja) | プツシユプル増幅回路 | |
| US4122401A (en) | High efficiency power amplifier circuit | |
| JPS6016127B2 (ja) | 増幅回路 | |
| GB995879A (en) | A signal amplifier | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPS61214605A (ja) | 増幅回路 | |
| JPS6214731Y2 (ja) | ||
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPS5836844B2 (ja) | プッシュプル増幅回路 | |
| JPS5941617Y2 (ja) | プツシユプルカスコ−ドエミツタフオロワ | |
| JPS6040017Y2 (ja) | 電力増幅回路 | |
| JPS60187110A (ja) | プツシユプル出力回路 | |
| JPS6119547Y2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0258911A (ja) | 電力増幅回路 | |
| JPS6029228Y2 (ja) | 低周波増幅器 | |
| JPS6036894Y2 (ja) | 増幅回路 | |
| JPS6119546Y2 (ja) | ||
| GB2047031A (en) | Power-amplifying circuit | |
| JPS6231523B2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH024503Y2 (ja) |