JPS60161649A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS60161649A JPS60161649A JP59018092A JP1809284A JPS60161649A JP S60161649 A JPS60161649 A JP S60161649A JP 59018092 A JP59018092 A JP 59018092A JP 1809284 A JP1809284 A JP 1809284A JP S60161649 A JPS60161649 A JP S60161649A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- lead frame
- hardness
- wire bonding
- moreover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）技術分野
この発明は半導体装置のリードフレームとして、パッケ
ージ組立実装工程において、高速な超音波ボンディング
を可能ならしめるとともに、パッケージ自体の封止信頼
性を飛躍的に向上せしめることが可能なリードフレーム
に関するものである。
ージ組立実装工程において、高速な超音波ボンディング
を可能ならしめるとともに、パッケージ自体の封止信頼
性を飛躍的に向上せしめることが可能なリードフレーム
に関するものである。
（ロ）技術背景
現在使用されている半導体集積回路装置（以下ＩＣと略
称する）をパッケージで大別すると、樹脂封止型、ガラ
ス−セラミック封止型、積層レラミンク型などに分類さ
れる。
称する）をパッケージで大別すると、樹脂封止型、ガラ
ス−セラミック封止型、積層レラミンク型などに分類さ
れる。
そして、これらは信頼性および価格の両面で巧みに使い
分けられている。
分けられている。
即ち、信頼性については樹脂封止型〈ガラス−セラミッ
ク封止型〈積層セラミック型であり、価格の面からはこ
の逆である。
ク封止型〈積層セラミック型であり、価格の面からはこ
の逆である。
この中でガラス−セラミック封止型については、信頼性
、価格において丁疫これら３種の中間的な位置に存在し
、両因子が両立することを強く要望されているパッケー
ジである。
、価格において丁疫これら３種の中間的な位置に存在し
、両因子が両立することを強く要望されているパッケー
ジである。
一方現在のＩＣの動向をみると、小型化、多機能化が叫
ばれ、上記したガラス−セラミック封止型ＩＣにおいて
もその影響を受けている。
ばれ、上記したガラス−セラミック封止型ＩＣにおいて
もその影響を受けている。
このことをＩＣの構造から具体的にみると、多機能化に
対してはＩＣ素子そのものが大きくなり、外部端子接続
用リード線が増えることになり、また小型化については
、ＩＣ素子の増大に伴なうガラス封止部の減少等の傾向
がみられる。
対してはＩＣ素子そのものが大きくなり、外部端子接続
用リード線が増えることになり、また小型化については
、ＩＣ素子の増大に伴なうガラス封止部の減少等の傾向
がみられる。
これらを前述した信頼性および価格と考え合わせると、
外部リード数の増加については、ワイヤーボンディング
の工数が増えることから、価格面で超音波ボンディング
の高速化が、またガラス封止部の減少については、信頼
性につながる機密性の向上が強く望まれている。
外部リード数の増加については、ワイヤーボンディング
の工数が増えることから、価格面で超音波ボンディング
の高速化が、またガラス封止部の減少については、信頼
性につながる機密性の向上が強く望まれている。
（ハ）発明の開示
この発明はリードフレームにお【プる」上記問題点を解
消すべく検討の結果得られたものであり、詳しくのべる
と、ワイヤーボンディング部およびガラス封止部の双方
に硬度が同一のＮ合金被覆層を設けることによって上記
の問題点を解消したリードフレームを提供することを目
的とするものである。
消すべく検討の結果得られたものであり、詳しくのべる
と、ワイヤーボンディング部およびガラス封止部の双方
に硬度が同一のＮ合金被覆層を設けることによって上記
の問題点を解消したリードフレームを提供することを目
的とするものである。
この発明のリードフレームの構造をその一例を示す図面
にて説明すると、１はリードフレーム、５はセラミック
基板８上に載置した半導体素子である。そしてリードフ
レーム１のワイヤーボンディング部２およびガラス封止
部３となるべき位置に同−Ｎ合金層４が被覆されている
ものである。
にて説明すると、１はリードフレーム、５はセラミック
基板８上に載置した半導体素子である。そしてリードフ
レーム１のワイヤーボンディング部２およびガラス封止
部３となるべき位置に同−Ｎ合金層４が被覆されている
ものである。
この場合、機密性を更に向上せしめる目的でリードフレ
ーム１を対称として裏面にＮ合金被覆層を設けることも
何ら差支えない。
ーム１を対称として裏面にＮ合金被覆層を設けることも
何ら差支えない。
本発明省らがこの発明に至った経緯については、前述の
如く高速ボンディング性およびガラス封止信頼性に関し
て個々に種々の検討を行なった過程において、ＩＣ価格
面を考慮しての両者の特性を同時に満足させつるような
被覆層を見出したのである。
如く高速ボンディング性およびガラス封止信頼性に関し
て個々に種々の検討を行なった過程において、ＩＣ価格
面を考慮しての両者の特性を同時に満足させつるような
被覆層を見出したのである。
即ち、高速ボンディング性については１１Ｍ合金被覆層
の硬さに大きく依存し、これは （１）ボンディングを安定化さゼるためには適度な硬さ
範囲があること、 （２）軟らかすぎると剥１１ｉｌｔ視象を生じゃ１く、
また硬づぎるとネック切れを生じやすいこと、（３）Ｎ
合金層の適正な硬さ領域は、超音波印加時間と密接な関
係を有すること、 （４）硬さはＮの見かｔノの硬さであり、Ｎ合金層自体
を硬化させても、またこのＮ合金層の膜厚を薄くして下
地、即ちＦｅあるいはＦｅ ＮＬ合金基板や仮合金基板
の影響によって見かけ上硬くしても類似の効果が得られ
ること、 （５１＃合金層とするためのＮへの添加元素としては、
室温での酸化性がＮより強く、表面に緻密な酸化膜を形
成する元素を除き、他の固溶硬化型、析出硬化型の何れ
の元素でも、またこれらを併用しても類似の効果が得ら
れることなどが認められた。
の硬さに大きく依存し、これは （１）ボンディングを安定化さゼるためには適度な硬さ
範囲があること、 （２）軟らかすぎると剥１１ｉｌｔ視象を生じゃ１く、
また硬づぎるとネック切れを生じやすいこと、（３）Ｎ
合金層の適正な硬さ領域は、超音波印加時間と密接な関
係を有すること、 （４）硬さはＮの見かｔノの硬さであり、Ｎ合金層自体
を硬化させても、またこのＮ合金層の膜厚を薄くして下
地、即ちＦｅあるいはＦｅ ＮＬ合金基板や仮合金基板
の影響によって見かけ上硬くしても類似の効果が得られ
ること、 （５１＃合金層とするためのＮへの添加元素としては、
室温での酸化性がＮより強く、表面に緻密な酸化膜を形
成する元素を除き、他の固溶硬化型、析出硬化型の何れ
の元素でも、またこれらを併用しても類似の効果が得ら
れることなどが認められた。
これらのことは、良好なボンディング性を得るためには
ＮまたはＮ合金被覆膜の硬度がパッケージ組立実装時に
おいて４０〜６０ｋｉＪ（ごッヵース硬度）の硬さを有
することを要件とするものである。
ＮまたはＮ合金被覆膜の硬度がパッケージ組立実装時に
おいて４０〜６０ｋｉＪ（ごッヵース硬度）の硬さを有
することを要件とするものである。
またＮ合金被覆膜の場合には、その添加元素として１０
％以下の仮、肯あるいはＳ、または６％以下の１、Ｚγ
あるいは−の少なくとも１種を含有したＮ合金とするの
が好ましく、従ってこれらを選択して三元、四元系のＮ
合金として用いることも可能である。
％以下の仮、肯あるいはＳ、または６％以下の１、Ｚγ
あるいは−の少なくとも１種を含有したＮ合金とするの
が好ましく、従ってこれらを選択して三元、四元系のＮ
合金として用いることも可能である。
一方、ガラス封止信頼性については、
（１）ガラス封着時、基板そのものとガラスとの接合性
より、中間層としてＮ合金を介した方が接合性は飛躍的
に上昇する。
より、中間層としてＮ合金を介した方が接合性は飛躍的
に上昇する。
（２） また、このＮ合金層の厚さとガラス封止性につ
いては、Ｎ合金層の厚い方が封止性が向上する。
いては、Ｎ合金層の厚い方が封止性が向上する。
（３）Ｎ合金層の硬度もガラス封止性に影響を与えない
。
。
の事実を確認した。
これら両事実の確認から、本発明者らは価格面を考慮し
て、且つ品質の向上をねらって種々検討しｌ〔結果、こ
の発明に至ったのである。
て、且つ品質の向上をねらって種々検討しｌ〔結果、こ
の発明に至ったのである。
即ち、この発明はＦｅまたはＦｅ −Ｎｊ金合金るいは
へ合金基板上のワイヤーボンディング部およびガラス封
止部にＮ合金をロールクラッド法により被覆−ｕしめ、
且つＩＣ組立実装でのボンディング時のＮ被覆層の硬度
を４０〜６０１祷に保持することを特徴とするのである
。
へ合金基板上のワイヤーボンディング部およびガラス封
止部にＮ合金をロールクラッド法により被覆−ｕしめ、
且つＩＣ組立実装でのボンディング時のＮ被覆層の硬度
を４０〜６０１祷に保持することを特徴とするのである
。
このようなリードフレームの製法としては、大きく分け
て蒸着方法とロールクラッド法があるが、前者について
は、真空装置そのものが高価であり、また被覆速度がお
そいことなど、製品価格を考慮すれば、よい方法とはい
い難い。
て蒸着方法とロールクラッド法があるが、前者について
は、真空装置そのものが高価であり、また被覆速度がお
そいことなど、製品価格を考慮すれば、よい方法とはい
い難い。
一方ロールクラッド法については、経済性は非常にすぐ
れているが、生産安定性を考慮した場合、Ｎ合金にある
程度の強度が必要なことから、この発明１では圧延後３
μｍ以上を必要とする。
れているが、生産安定性を考慮した場合、Ｎ合金にある
程度の強度が必要なことから、この発明１では圧延後３
μｍ以上を必要とする。
またＮ合金層を厚くしすぎると、圧延工程でリードフレ
ーム自体に歪が生じることから、圧延後で７μｍ以下が
好ましい。
ーム自体に歪が生じることから、圧延後で７μｍ以下が
好ましい。
次にこの発明を実施例によって説明する。
実施例
上述した構成において、基板上へＮまたはＮ含金を種々
第１表のように被覆させ、ボンディング性、封止性およ
び経済性について検討したところ第１表の結果を得た。
第１表のように被覆させ、ボンディング性、封止性およ
び経済性について検討したところ第１表の結果を得た。
第 １ 表
（注）＊１：＃硬度はビッカース硬度計による値である
。
。
＊２：封止性は、ｌ−（ｅクリークディテクターによる
。
。
上表において、この発明にて使用したＮ合金の組成は、
Ｎ−（１〜６％）１系、ｕ−＜ ｏ、ｏｏｉ〜０．１％
）Ｂｅ系、Ｍ−（０，７〜３．０％） ｌｌｎ系、Ｎ−
（１，５〜５％）ＳＬ系、＃ −（０，１〜０．５％）
Ｚｒ系であり、封止性に関しては、有意差が認められ
なかったが、ボンディング性についてはＡｆｌ−１’Ｉ
ｎ系、Ａｊ −Ｚｒ系、Ｎ−仮系の合金が特にパッケー
ジ組立実装工程における高速ボンディング性が良好であ
つ ｌこ 。
Ｎ−（１〜６％）１系、ｕ−＜ ｏ、ｏｏｉ〜０．１％
）Ｂｅ系、Ｍ−（０，７〜３．０％） ｌｌｎ系、Ｎ−
（１，５〜５％）ＳＬ系、＃ −（０，１〜０．５％）
Ｚｒ系であり、封止性に関しては、有意差が認められ
なかったが、ボンディング性についてはＡｆｌ−１’Ｉ
ｎ系、Ａｊ −Ｚｒ系、Ｎ−仮系の合金が特にパッケー
ジ組立実装工程における高速ボンディング性が良好であ
つ ｌこ 。
また、この他Ｎ −１１ｎ −Ｃｕ、／Ｖ −Ｉｎｎ
−Ｚｒなどの三元系や、さらに四元系のＮ合金でも同等
の特性が得られることも認められた。
−Ｚｒなどの三元系や、さらに四元系のＮ合金でも同等
の特性が得られることも認められた。
以上のことから、Ｆｅま１＝はＦ＠ｌ ＮＬＮ含金ある
いはＱ合金基板上にＮに１０％以下の気、１、ＳＬの少
なくとも１種あるいは６％以下の１、Ｚｒ ｚ−の少な
くとも１種を添加したＮ合金を、ボンディング部および
ガラス封止部に被覆したリードフレームは、安価に製造
でき、パッケージ組立実装工程時に極めて高速ボンディ
ングに適（ると共に、封止信頼性を大幅に向上させ、且
つ高密度実装の動向に十分対応できることが実証された
。
いはＱ合金基板上にＮに１０％以下の気、１、ＳＬの少
なくとも１種あるいは６％以下の１、Ｚｒ ｚ−の少な
くとも１種を添加したＮ合金を、ボンディング部および
ガラス封止部に被覆したリードフレームは、安価に製造
でき、パッケージ組立実装工程時に極めて高速ボンディ
ングに適（ると共に、封止信頼性を大幅に向上させ、且
つ高密度実装の動向に十分対応できることが実証された
。
図面はこの発明のリードフレームの構造の−例を示す断
面図である。 １・・・リードフレーム ２・・・ボンディング部Ｎ合金被覆層 ３・・・ガラス封止部Ｎ合金被覆層 ４・・・Ｎ合金被覆層 ５・・・半導体素子６・・・Ｎ
ボンディングワイヤー ７・・・低融点ガラス ８・・・セラミック基板特許出
願人 住友電気工業株式会社 代 理 人 弁理士 和 １） 昭 手続ネ山正書（自発） 昭和５９年１０月１８日 特許庁長官 殿 ′１．事件の表示 リードフレーム ３、補正をする者 事件との関係 特許出願人 住 所 大阪市東区北浜５丁目１５番地名 称 （２１
３）住友電気工業株式会社４、代理人 住 所 大阪市大淀区中津１丁目１８番１８号明細書の
「発明の詳細な説明」の欄 補正の内容 １、 明細書箱７頁３行目 「硬度も」をし硬度は」と訂正します。 ２、同第８頁９行目 「基板上」の萌に「４２％Ｎ＝ Ｆｅ合金」を挿入しま
づ。 ３、同第９頁下から５行目 「クリーク」を「リーク」と訂正します。
面図である。 １・・・リードフレーム ２・・・ボンディング部Ｎ合金被覆層 ３・・・ガラス封止部Ｎ合金被覆層 ４・・・Ｎ合金被覆層 ５・・・半導体素子６・・・Ｎ
ボンディングワイヤー ７・・・低融点ガラス ８・・・セラミック基板特許出
願人 住友電気工業株式会社 代 理 人 弁理士 和 １） 昭 手続ネ山正書（自発） 昭和５９年１０月１８日 特許庁長官 殿 ′１．事件の表示 リードフレーム ３、補正をする者 事件との関係 特許出願人 住 所 大阪市東区北浜５丁目１５番地名 称 （２１
３）住友電気工業株式会社４、代理人 住 所 大阪市大淀区中津１丁目１８番１８号明細書の
「発明の詳細な説明」の欄 補正の内容 １、 明細書箱７頁３行目 「硬度も」をし硬度は」と訂正します。 ２、同第８頁９行目 「基板上」の萌に「４２％Ｎ＝ Ｆｅ合金」を挿入しま
づ。 ３、同第９頁下から５行目 「クリーク」を「リーク」と訂正します。
Claims (1)
- 【特許請求の範囲】 （１）半導体集積回路装置用リードフレームにおいて、
該リードフレームのワイヤーボンディング部およびガラ
ス封止部に硬度が４０〜６０の同一のＮ合金被覆層を設
けたことを特徴とするリードフレーム。 （２） リードフレーム本体がＦｅまｌ〔はＦｅ−ＮＬ
含金よりなることを特徴とする特許請求の範囲第１項記
載のリードフレーム。 （３） リードフレーム本体が侃含金よりなることを特
徴とする特許請求の範囲第１項記載のリードフレーム。 （４）Ｎ合金被覆層がロールクラッド法にて形成される
ことを特徴とする特許請求の範囲第１項記載のリードフ
レーム。 ＋５） Ａ１合金被覆膜の厚さはクラッド圧延後におい
て３〜７μｍであることを特徴とする特許請求の範囲第
１項記載のリードフレーム。 （６）Ｎ合金被覆膜が、Ｎに１０％以下のへ、１あるい
はＳＬなどの少なくとも１種を含有した固溶硬化型Ｎ合
金よりなることを特徴とする特許請求の範囲第１項記載
のリードフレーム。 （刀 Ｎ合金被覆膜がＮに６％以下の１．７．ｒあるい
は腸などの少なくとも１種を含有した析出硬化型Ｎ合金
よりなることを特徴とする特許請求の範囲第１項記載の
リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59018092A JPS60161649A (ja) | 1984-02-02 | 1984-02-02 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59018092A JPS60161649A (ja) | 1984-02-02 | 1984-02-02 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60161649A true JPS60161649A (ja) | 1985-08-23 |
Family
ID=11961988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59018092A Pending JPS60161649A (ja) | 1984-02-02 | 1984-02-02 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60161649A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217649A (ja) * | 1986-03-18 | 1987-09-25 | Kyocera Corp | 混成集積回路素子収納用パツケ−ジ |
-
1984
- 1984-02-02 JP JP59018092A patent/JPS60161649A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217649A (ja) * | 1986-03-18 | 1987-09-25 | Kyocera Corp | 混成集積回路素子収納用パツケ−ジ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100371567B1 (ko) | Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임 | |
| US4707724A (en) | Semiconductor device and method of manufacturing thereof | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| JP2006303492A (ja) | 半導体パッケージ用のリードフレーム | |
| JPH1022434A (ja) | 集積回路用リードフレーム及びその製造方法 | |
| KR100378489B1 (ko) | 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법 | |
| JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
| JPS60147148A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS5933851A (ja) | 気密封止半導体容器 | |
| JPS58175852A (ja) | 半導体装置 | |
| JPS5916353A (ja) | リ−ドフレ−ム | |
| JP3444981B2 (ja) | リードフレーム及びリードフレーム用素材 | |
| JPS60206054A (ja) | リ−ドフレ−ム | |
| JPH09293817A (ja) | 電子部品 | |
| JPS6142941A (ja) | 半導体用リ−ドフレ−ム | |
| JPS5854507B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JPH046769A (ja) | 電子部品用ガラス端子 | |
| JP2006086380A (ja) | 半導体装置用リードフレーム | |
| JPH0290661A (ja) | 半導体装置用リードフレームおよび半導体装置 | |
| KR0138263B1 (ko) | 금 도금된 전자부품 팩키지의 제조방법 | |
| JPS60101957A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPS59147450A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS61236145A (ja) | リ−ドフレ−ム及びこれを用いた半導体装置 | |
| JPS643062B2 (ja) | ||
| JPS5916354A (ja) | 半導体装置用リ−ドフレ−ム |