JPS643062B2 - - Google Patents

Info

Publication number
JPS643062B2
JPS643062B2 JP58228894A JP22889483A JPS643062B2 JP S643062 B2 JPS643062 B2 JP S643062B2 JP 58228894 A JP58228894 A JP 58228894A JP 22889483 A JP22889483 A JP 22889483A JP S643062 B2 JPS643062 B2 JP S643062B2
Authority
JP
Japan
Prior art keywords
lead frame
alloy
alloy foil
foil
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58228894A
Other languages
English (en)
Other versions
JPS60120544A (ja
Inventor
Nobuo Ogasa
Kazuo Kanehiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP58228894A priority Critical patent/JPS60120544A/ja
Publication of JPS60120544A publication Critical patent/JPS60120544A/ja
Publication of JPS643062B2 publication Critical patent/JPS643062B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/456Materials

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
(イ) 技術分野 この発明は半導体装置用リードフレームであつ
て、パツケージ組立実装工程において高速な超音
波ボンデイングを可能ならしめるリードフレーム
に関するものである。 (ロ) 技術背景 従来から個別ICや混成ICにおいてIC中の半導
体素子と外部端子を形成するリードフレームとの
結線にはAu線やAl線などのボンデイングワイヤ
が用いられている。 そしてこれらボンデイングワイヤのリードフレ
ームへの接合にはAu線では熱圧着法や超音波熱
圧着法が、またAl線では超音波接合法が採用さ
れている。 一方リードフレームとしては、ボンデイングワ
イヤにAu線を用いる場合には貴金属が、またAl
線を用いる場合には99%以上の純度のAl箔をコ
ーテイングしたFeあるいはFe−Ni合金基板から
なる複合条が用いられている。 そして後者のAl箔をコーテイングしたFeある
いはFe−Ni合金基板よりなる複合条から打抜い
たリードフレームへのAl線の接合は、耐熱性に
すぐれているので、高信頼性の高級ICに多く用
いられている。 ところがこの際の超音波接合が熱圧着に比べて
時間を要することが欠点とされており、この超音
波接合時間を短縮することがICの生産性を上げ
るうえでの急務とされている。 しかして、Al線を超音波接合させるリードフ
レームはFeやFe−Ni合金基板に、全面にまたは
ストライプ状にAl箔をクラツドして作成した複
合条を所定のリードフレーム形状に打抜きまたは
エツチングして得たものを用いている。 このような複合条の製法としては、ロールクラ
ツド法と蒸着法が知られているが、蒸着法は一定
の長さのものしか製造できないのに対し、ロール
クラツド法は長尺ものが連続して製造できるとい
う生産性の点から多く採用されている。 しかしてこのロールクラツド法による場合でも
Al箔のクラツドはできるだけ薄いことが高速ボ
ンデイングにおける不良(ハガレ)率を防ぐうえ
から好ましい。 またFeやFe−Ni合金基板にAl箔をストライプ
状にクラツドさせた複合条においては、これを所
定形状のリードフレームとした時にその所定部
(即ちAl線のボンデイング位置)にAl箔を位置さ
せておかねばならず、そのためにはロールクラツ
ドの時点でのAl箔の位置精度が重要である。 (ハ) 発明の開示 本発明者らは、上記したようなFeあるいはFe
−Ni合金基板にAl合金箔をクラツドした複合条
よりなるリードフレームの最重要点であるパツケ
ージ組立実装工程におけるAl線との高速ボンデ
イング性(超音波印加時間への依存性)について
種々の角度から検討を加えた。 その結果、安定したワイヤボンデイングの可能
なリードフレームとしての領域は、複合条におけ
るAl合金箔の硬さに大きく依存し、これは (1) ボンデイングを安定化させるためには適度な
硬さ範囲があること、 (2) 軟らかすぎると剥離現象を生じやすく、また
硬すぎるとネツク切れを生じやすいこと、 (3) Al合金箔の適正な硬さ領域は超音波印加時
間と密接な関係を有すること、 (4) 硬さはAl合金箔の見かけの硬さであり、Al
合金箔層自体を合金化することによつて硬化さ
せても、またAl層の膜厚を薄くして下地、即
ちFeあるいはFe−Ni合金基板の影響によつて
見かけ上硬くしても類似の効果が得られるこ
と、 (5) Al合金箔を用いる場合のAlへの添加元素と
しては、室温での酸化性がAlより強く、表面
に緻密な酸化膜を形成する元素を除き、他の固
溶硬化型、析出硬化型の何れの元素でも、また
これらを併用しても類似の効果が得られるこ
と、 などが認められた。 そこで本発明者らは、上記の諸点を高級IC用
リードフレームの作成において採用すべく検討を
行ない、この発明に至つたものである。 即ち、この発明はFeあるいはFe−Ni合金基板
にAl合金箔をロールクラツド法にて被覆せしめ
た複合条よりなるリードフレームであつて、この
被覆は基板の両面または片面に全面あるいはスト
ライプ状に部分的に施すことを包含するものであ
る。そしてこの被覆厚さはクラツド圧延後におい
て4〜15μmを有すること、また被覆膜はこの複
合条をリードフレーム形状としてパツケージ組立
実装工程での加熱後にビツカース硬度計(荷重3
グラム)で40〜60の硬度を有することを要件とす
るものである。 さらにAl合金箔とする場合のAlへの添加元素
としては10%以下のCu、MnあるいはSi等の少く
とも1種を含有した固溶硬化型、または6%以下
のMg、ZrあるいはBeの少くとも1種を含有した
析出硬化型のAl合金とするのが好ましく、従つ
てこれらを選択して三元、四元系のAl合金とし
て用いることも可能である。 以上のような構成に基づいて種々検討した結
果、 FeあるいはFe−Ni合金基板上に純度99.8%
以上のAl膜を蒸着法で1〜4μm厚に被覆した
複合条より成形したリードフレームではパツケ
ージ組立実装工程での400〜450℃×10〜30分の
加熱においてもAl膜の硬さは40〜60の値を示
し、極めて安定したボンデイング性を示した。 そして純度99.8%以上のAlに代えてAl合金
箔を用いても同じ結果を示した。しかし、この
蒸着法はコスト高であることが欠点である。 既存のロールクラツド法で得られた複合条よ
りなるリードフレームは、ボンデイング性にお
いて不安定であつた。 これは基板上のAl箔が純度99.3%以上の電導
Alに準ずるものであるため、パツケージ組立
実装工程で受ける400〜450℃×10〜30分の加熱
でこのAl箔が軟化してしまつて、該工程後の
Al膜の硬さが25〜35と軟らかくなりすぎるた
めである。 パツケージ組立実装工程での上記加熱後に見
かけの硬さがビツカース硬度(荷重3グラム)
で40〜60を保持するようにAl膜厚2〜4μmの
複合条をロールクラツド法で作成したところ、
この複合条よりなるリードフレームは極めて安
定したボンデイング性を示した。 しかし、Al膜厚が薄いために圧接時の後方
張力付与が困難であり、このためAlの位置精
度が悪く、リードフレームの生産歩留りが極め
て悪かつた。 Al合金箔を用いて膜厚15μm以上で、パツケ
ージ組立実装工程での加熱後の硬度が40〜60と
なるような複合条から作成したリードフレーム
はボンデイング性にはすぐれていたが、Al合
金厚が過大であるためクラツド歪によりリード
フレームへの成形歩留りが極めて悪かつた。 Al合金箔を用い、膜厚4〜15μmで、かつ硬
度40〜60となる複合条から作成したリードフレ
ームは高速ボンデイング性、生産性ともに極め
てすぐれていた。 などの考察が得られた。 以上のことから、FeあるいはFe−Ni合金基板
にAlに10%以下のCu、Mn、Si等の少くとも1種
あるいは6%以下のMg、Zr、Beの少くとも1種
を添加したAl合金箔を4〜15μm厚にロールクラ
ツド法で被覆した複合条から打抜成型して作成し
たリードフレームは生産性もよく、またパツケー
ジ組立実装工程時に極めて高速ボンデイングに適
するため、大きな効果を奏することが認められ
た。 以下この発明により得られたリードフレームと
各種比較リードフレームの性能についてテストし
たところ第1表の結果が得られた。
【表】 上表の本発明品にて使用したAl合金の適当な
組成は、Al−(1〜6%)Mg系、Al−(0.001〜
0.1%)Be系、Al−(0.7〜3.0%)Mn系、Al−
(1.5〜5%)Si系、Al−(0.1〜0.5%)Zr系である
が、これらのなかでもAl−Mn系、Al−Zr系、
Al−Cu系の合金が特にパツケージ組立実装工程
における高速ボンデイング性、加熱後の硬度等に
おいてリードフレームとして最適な複合条である
ことが認められた。 またこの他Al−Mn−Cu、Al−Mn−Zrなどの
3元系やさらに4元系のAl合金でも同等の特性
が得られることも認められた。 なおこの発明で用いるFe−Ni合金基板として
はFe−36〜55%Ni合金が最適である。

Claims (1)

  1. 【特許請求の範囲】 1 FeあるいはFe−Ni合金基板にAl合金箔をロ
    ールクラツド法にて被覆せしめた複合条よりなる
    半導体装置用リードフレームであつて、該Al合
    金箔よりなる被覆膜が厚さ4〜15μmであり、ワ
    イヤーボンデイング直前における該リードフレー
    ムのAl合金箔被覆部分の見掛けの硬度がビツカ
    ース硬度で40〜60であることを特徴とする半導体
    装置用リードフレーム。 2 FeあるいはFe−Ni合金基板の両面全面また
    は部分的にAl合金箔を被覆させることを特徴と
    する特許請求の範囲第1項記載の半導体装置用リ
    ードフレーム。 3 FeあるいはFe−Ni合金基板の片面全面また
    は部分的にAl合金箔を被覆させることを特徴と
    する特許請求の範囲第1項記載の半導体装置用リ
    ードフレーム。 4 Al合金箔としてAlに10%以下のCu、Mnあ
    るいはSi等の少なくとも1種を含有した固溶硬化
    型を用いることを特徴とする特許請求の範囲第1
    項記載の半導体装置用リードフレーム。 5 Al合金箔としてAlに6%以下のMg、Zrある
    いはBe等の少なくとも1種を含有した析出硬化
    型を用いることを特徴とする特許請求の範囲第1
    項記載の半導体装置用リードフレーム。
JP58228894A 1983-12-02 1983-12-02 半導体装置用リ−ドフレ−ム Granted JPS60120544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58228894A JPS60120544A (ja) 1983-12-02 1983-12-02 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58228894A JPS60120544A (ja) 1983-12-02 1983-12-02 半導体装置用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS60120544A JPS60120544A (ja) 1985-06-28
JPS643062B2 true JPS643062B2 (ja) 1989-01-19

Family

ID=16883518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58228894A Granted JPS60120544A (ja) 1983-12-02 1983-12-02 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS60120544A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57121265A (en) * 1981-01-20 1982-07-28 Daido Steel Co Ltd Pressure welding method of strip for lead frame
JPS57136355A (en) * 1982-01-14 1982-08-23 Toshiba Corp Lead frame for semiconductor device
JPS5946053A (ja) * 1982-09-08 1984-03-15 Hitachi Cable Ltd アルミニウム被覆リ−ドフレ−ムの製造方法

Also Published As

Publication number Publication date
JPS60120544A (ja) 1985-06-28

Similar Documents

Publication Publication Date Title
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JPH0612796B2 (ja) 半導体装置
JPH07503103A (ja) パッケージ
JPS6297360A (ja) 半導体装置のボンデイングワイヤ用表面被覆高純度銅極細線
JPH09232493A (ja) リードフレーム
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JPS584955A (ja) 金めつきされた電子部品パツケ−ジ
JPS643062B2 (ja)
JP3444981B2 (ja) リードフレーム及びリードフレーム用素材
JPS6149450A (ja) 半導体用リ−ドフレ−ム
US4482611A (en) Electronic parts
JPS60206054A (ja) リ−ドフレ−ム
US4816216A (en) Interdiffusion resistant Fe--Ni alloys having improved glass sealing
JPH10313087A (ja) 電子部品用リード材
JP2721259B2 (ja) ワイヤボンディング方法及びそれに使用する銅系リードフレーム
JPS6353287A (ja) Ag被覆導体
JPH0512858B2 (ja)
JP3280686B2 (ja) 民生用素子およびその製造方法
JPS63304654A (ja) リ−ドフレ−ム
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JP2537301B2 (ja) 電子部品の製造方法
JPS6244817B2 (ja)
JPS62287634A (ja) 半導体素子結線用細線
JPH07153866A (ja) セラミック回路基板
JPH0888307A (ja) リードフレーム材およびリードフレーム