JPS60163131A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、先行制御を行なうマイクロプログラム制御の
情報処理装置に関し、特にブランチ条件の判定を高速化
した情報処理装置に関するものである。

〔発明の背景〕

マイクロプログラム制御の情報処理装置は、処理装置の
基本動作を指定するマイクロ命令セットによりプログラ
ミングを行ない、これを制御記憶装置に格納し、これか
ら逐次マイクロ命令を読み出し実行することにより、処
理装置の動作を実現する。処理装置の機械語命令を実現
するためのマイクロプログラム制御部は、大きく６つの
部分より成る。すなわち１次の通りである。

（１）機械語命令を主記憶装置から読み出す。

（２）読み出した機械語命令を解読する。

（６）解読した機械語命令を実行する。

（２）では１機械語命令を解読し、各命令に対応したマ
イクロ命令実行ルーチンへ分岐する処理があり、（６）
では、各命令に共通なオペランド記述部のアドレス計算
実行後、オペレーション部の実行を行なう処理がある。

ブランチ命令の場合には（５）においてブランチ条件の
判定を行ない、ブランチ成立の場合にはブランチ先アド
レスの計算を行ない結果をプログラムカウンタに格納し
た後、ブランチ先の命令を読み出す必要がある。ところ
が従来の方法ではブランチ条件の判定は命令の解読後行
なっていた為、成立／不成立の判定が遅くなり、マシン
サイクルが長くなるという欠点がある。

〔発明の目的〕

本発明の目的は、このような従来の問題を解決し、マシ
ンサイクルを延ばさずにブランチ条件の判定を行ない、
処理速度を向上させろことが可能な情報処理装置を提供
することにある。

〔発明の概要〕

本発明は、マイクロプログラム制御の情報処理装置にお
いて、主記憶装置から読み出された複数の命令を選択す
る複数のセレクタと該セレクタにより選択された１つの
命令のオペレーション・コード部のデコードと並行して
、あるいは上記デコードに先立ち、上記命令のブランチ
条件記述部の値に従ってブランチ条件の成立・不成立を
記憶するための制御手段を設ける様にしたものである。

〔発明の実施例〕 以下５本発明の一実施例を説明する。

第１図は、ブランチ命令の命令形式を示す図であり、第
２図は１本発明を実覗するハードウェアの概略構成図で
ある。第３図は、第２図におけるブランチ条件制御回路
の詳″細図であり。

第４図は本回路のタイミング図である。

第２図において、１は主記憶装置、２．ろはそれぞれＡ
側とＢ側の演算用レジスタ、４はメモリ・アドレス・レ
ジスタ、５はプログラム・カウンタ、６はメモリ・バッ
ファ・レジスタ、７．８はそれぞれ第１と第２のインス
トラクション・レジスタ、９はブランチ条件判定用セレ
クタ、１０は機械語命令解読用セレクタ、１１はブラン
チ条件判定制御回路、１２は機械語命令解読用デコーダ
、１３は演算器、１４はマイクロプログラム加算回路、
１５はマイクロ命令アドレス・セレクタ、１６はマイク
ロ命令アドレス・レジスタ１７は制御記憶装置、１８は
マイクロ命令レジスタ１９は分岐命令選択デコーダであ
る。

第５図はブランチ条件判定制御回路の構成を示すもので
、ブランチ条件判定回路１１αと判定結果記憶回路１１
Ａからなる。

第４図（α）は従来技術におけるブランチ条件判定のタ
イミング図、第４図（ｂ）は本実施例における高速化さ
れたブランチ条件判定のタイミング図を示す。

第２図、第６図により動作を詳述する。

マイクロ命令が１機械語命令読み出しく命令１のＩＦ）
を指定すると、プログラム・カウンタ５に対応した命令
１を主記憶装置１より読み出し、インストラクションレ
ジスタ７にセットする。続いてマイクロ命令が先行制御
の機械語命令読み出しく命令２のＩＰ）を指定すると。

インストラクションレジスタ８に主記憶装置１より読み
出した命令２をセントする。また、現在実行しようとす
る命令がセットされているインストラクションレジスタ
７をセレクタ１０により選択し、これに基づいて命令１
０マイクロ命令実行群の先頭番地へ分岐する為にマイク
ロ命令アドレスを作成するデコーダ１２で命令１０オペ
レーシヨン・コードをデコードし、その出力をマイクロ
命令アドレス・セレクタ１５が選択して、マイクロ命令
アドレス・レジスタ１６にセットする。１６　、１７　
、１８はマイクロプログラム制御部を構成するもので、
マイクロ命令アドレスレジスタ１６の内容をアドレスと
して制御記憶装置１７にアクセスし、そのアドレス・エ
リアからマイクロ命令を読み出して、マイクロ命令レジ
スタ１８にセットする。マイクロ命令レジスタ１８にマ
イクロ命令がセットされることにより、インストラクシ
ョンレジスタ７に読み出された命令１の内容に従って順
次マイクロ命令が制御記憶装置１７より読み出され実行
されろ。命令１の実行が終了すると既にインストラクシ
ョンレジスタ８に読み出されている命令２のデコードを
行なうが、この時同時にセレクタ９によりインストラク
ションレジスタ８のブランチ条件記述部を選択し、ブラ
ンチ条件判定制御回路１１によりあらかじめ、ブランチ
条件の成立・不成立を判定結果記憶回路１１ｂに記憶す
る。機械語命令解読用デコーダ１２によって解読された
次の命令２がブランチ命令の場合は、前記判定結果記憶
回路ＨｈＯ値に従ってマイクロ命令アドレスセレクタ１
５によって次に実行すべきマイクロ命令アドレスを選択
する。

この動作のタイミング図を第４図（ｈ）に示す。

すなわち、第４図（ｈ）においてブランチ条件の判定は
命令２のデコード前に終了しており、ブラン千条件判定
に要する時間ｔ２は条件の成立・不成立を判定するマイ
クロ命令の実行時間には含まれない。これにより従来技
術において必要であった命令レジスタ選択時間ｔ１およ
びブランチ条件判定時間ｔ２は削除され、マイクロ命令
の実行はマイクロ命令による条件判定時間ｔ３およびマ
イクロ命令アドレス・セレクタ１５の選択時間ｔ４およ
び制御記憶装置１７の読み出し時間ｔ５のみで実行でき
るようになる。

〔発明の効果〕

本発明によれは、機械語命令のオペレーションコードを
解読して、機械語命令に対応したマイクロ命令群に分岐
する前に、プラン壬条件記述部の値に従ってプラン千条
件成立・不成立の判定をすることができるので、マイク
ロ命令による条件判定の時間が短縮され、処理装置の高
速化の効果ができる効果がある。

【図面の簡単な説明】

第１図は、ブランチ命令の命令形式の例を示す図、第２
図は本発明の一実施例を示す情報処理装置の概略構成図
、第ろ図はブランチΦ件判定制御回路の構成図、第４図
（σ）は従来技術におけろタイミング図、第４図（＋５
）は本発明の一実施例におけろタイミング図。 １−主記憶装置、２：演算用Ａ側しジスタ、乙、演算用
Ｂ側しジスタ、４；メモリアドレスレジスタ、５．プロ
グラムカウンク、６：メモリバノフア１／ジスタ、７Ｉ
インストラクシヨンレジスタ１，８：インストラクショ
ンレジスタ２．９；ブランチ条件判定用セレクタ、１０
：機械語命令解読用セレクタ、１１ｚブランチ東件判定
制御回路、１２；機械語命令解読用デコーダ。 ＋３１演算器、１４１マイクロプログラム加算回路。 １５＋マイクロ命令アドレスセレクタ、１６１マイクロ
命令アドレスレジスク、１７：制御用記憶装置、１Ｂ＋
マイクロ命令レジスタ、１９：分岐命令選択デコーダ。 第　／ＩＩＩＱ 第　３　図 ｈｙ 昂４町 （（１＞

Claims (1)

【特許請求の範囲】
1. マイクロプログラム制御の情報処理装置において、主記
   憶装置から読み出された複数の命令を選択する複数のセ
   レクタと、該セレクタにより選択された１つの命令のオ
   ペレーション・コード部をデコードするデコーダと、こ
   のデコードと並行して、あるいはデコードに先立って該
   命令のブランチ条件記述部の値に従ったブランチ条件の
   成立・不成立を記憶する制御手段を有することを特徴と
   する情報処理装置。