JPH0517574B2 - - Google Patents
Info
- Publication number
- JPH0517574B2 JPH0517574B2 JP57112387A JP11238782A JPH0517574B2 JP H0517574 B2 JPH0517574 B2 JP H0517574B2 JP 57112387 A JP57112387 A JP 57112387A JP 11238782 A JP11238782 A JP 11238782A JP H0517574 B2 JPH0517574 B2 JP H0517574B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- control data
- circuit
- register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/267—Microinstruction selection based on results of processing by instruction selection on output of storage
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、主制御記憶回路と副制御記憶回路と
を備えたマイクロプログラム制御装置に関する。
を備えたマイクロプログラム制御装置に関する。
従来技術と問題点
マイクロプログラム制御装置は、制御データを
記憶した制御記憶回路を備えており、命令コード
で指定された先頭番地から制御データを順次読出
し、その制御データに基づいてゲート回路や演算
回路等の被制御回路を制御して、データ処理を行
うものである。
記憶した制御記憶回路を備えており、命令コード
で指定された先頭番地から制御データを順次読出
し、その制御データに基づいてゲート回路や演算
回路等の被制御回路を制御して、データ処理を行
うものである。
このような制御記憶回路に格納されている制御
データは、圧縮（エンコード）されているもので
あるから、制御記憶回路から読出した後、各部を
制御する制御信号に展開する為にデコードする必
要があり、又データフローの状態に応じては、条
件分岐等により制御を変更する場合が生じるもの
であるから、デコード回路が複雑となるものであ
つた。
データは、圧縮（エンコード）されているもので
あるから、制御記憶回路から読出した後、各部を
制御する制御信号に展開する為にデコードする必
要があり、又データフローの状態に応じては、条
件分岐等により制御を変更する場合が生じるもの
であるから、デコード回路が複雑となるものであ
つた。
発明の目的
本発明は、制御記憶回路から読出した制御デー
タをデコードするデコード回路の省略を可能と
し、且つ複雑な制御を高速で実行し得るようにす
ることを目的とする。以下実施例について詳細に
説明する。
タをデコードするデコード回路の省略を可能と
し、且つ複雑な制御を高速で実行し得るようにす
ることを目的とする。以下実施例について詳細に
説明する。
発明の実施例
第１図は本発明の実施例の要部ブロツク図であ
り、主制御記憶回路CSとその主制御記憶回路CS
から読出した制御データの一部によりアクセスさ
れる副制御記憶回路CTとを有し、被制御回路と
して演算回路ALUを制御する場合を示す。
り、主制御記憶回路CSとその主制御記憶回路CS
から読出した制御データの一部によりアクセスさ
れる副制御記憶回路CTとを有し、被制御回路と
して演算回路ALUを制御する場合を示す。
同図に於いて、CSARはアドレスレジスタ、
CSDRは第１の制御データレジスタ、BDは分岐
決定回路、SELは選択回路、CTDRは第２の制御
データレジスタ、OP１，OP２は第１，第２オペ
ランドのレジスタ、Ｒは演算結果を保持するレジ
スタ、Ｇ１〜Ｇ４はゲート回路であり、OPCは
命令コード、DFSはデータフローステータス信
号、SCはデータフロー条件信号である。
CSDRは第１の制御データレジスタ、BDは分岐
決定回路、SELは選択回路、CTDRは第２の制御
データレジスタ、OP１，OP２は第１，第２オペ
ランドのレジスタ、Ｒは演算結果を保持するレジ
スタ、Ｇ１〜Ｇ４はゲート回路であり、OPCは
命令コード、DFSはデータフローステータス信
号、SCはデータフロー条件信号である。
主制御記憶回路CS及び副制御記憶回路CTは、
同一アドレスにより複数の制御データが読出され
る構成のものであり、ゲート回路Ｇ１，Ｇ２及び
ゲート回路Ｇ３，Ｇ４を制御することにより選択
されて、第１の制御データレジスタCSDR及び第
２の制御データレジスタCTDRにそれぞれ制御
データがセツトされる。
同一アドレスにより複数の制御データが読出され
る構成のものであり、ゲート回路Ｇ１，Ｇ２及び
ゲート回路Ｇ３，Ｇ４を制御することにより選択
されて、第１の制御データレジスタCSDR及び第
２の制御データレジスタCTDRにそれぞれ制御
データがセツトされる。
命令コードOPCによる主制御記憶回路CSの先
頭アドレスがアドレスレジスタCSARにセツトさ
れ、そのアドレスにより主制御記憶回路CSがア
クセスさせて、同時に２個の制御データが読出さ
れ、分岐決定回路BDの出力信号で制御されるゲ
ート回路Ｇ１，Ｇ２により選択された制御データ
が第１の制御データレジスタCSDRにセツトされ
る。
頭アドレスがアドレスレジスタCSARにセツトさ
れ、そのアドレスにより主制御記憶回路CSがア
クセスさせて、同時に２個の制御データが読出さ
れ、分岐決定回路BDの出力信号で制御されるゲ
ート回路Ｇ１，Ｇ２により選択された制御データ
が第１の制御データレジスタCSDRにセツトされ
る。
この第１の制御データレジスタCSDRの内容
は、各部を制御する制御信号フイールドａと、副
制御記憶装置CTのアドレスとなるアドレスフイ
ールドｂと、選択回路SELへの選択信号となる選
択フイールドｃと、次の主制御記憶回路CSのア
ドレスとなる読出アドレスフイールドｄと、分岐
決定回路BDへの分岐条件信号となる分岐条件フ
イールドｅとからなる場合を示し、副制御記憶回
路CTは、アドレスフイールドｂの内容をアドレ
ス信号としてアクセスされる。
は、各部を制御する制御信号フイールドａと、副
制御記憶装置CTのアドレスとなるアドレスフイ
ールドｂと、選択回路SELへの選択信号となる選
択フイールドｃと、次の主制御記憶回路CSのア
ドレスとなる読出アドレスフイールドｄと、分岐
決定回路BDへの分岐条件信号となる分岐条件フ
イールドｅとからなる場合を示し、副制御記憶回
路CTは、アドレスフイールドｂの内容をアドレ
ス信号としてアクセスされる。
この副制御記憶回路CTからも同時に２個の制
御データが読出され、選択回路SELの出力信号で
制御されるゲート回路Ｇ３，Ｇ４により選択され
た制御データが第２の制御データレジスタ
CTDRにセツトされ、そのセツト内容は各部の
制御を行う制御信号となる。
御データが読出され、選択回路SELの出力信号で
制御されるゲート回路Ｇ３，Ｇ４により選択され
た制御データが第２の制御データレジスタ
CTDRにセツトされ、そのセツト内容は各部の
制御を行う制御信号となる。
被制御回路としての演算回路ALU等に於いて
は、入力側と出力側とは時間的に入力側を先に制
御することが望ましいものであり、その為に、第
１の制御データレジスタCSDRの制御信号フイー
ルドａがアーリイ制御信号ECとなり、副制御記
憶回路CTから読出されて第２の制御データレジ
スタCTDRにセツトされた制御データは、制御
信号フイールドａより時間的に遅れることにな
り、これをレイト制御信号LCとする。即ち、時
間的に早い制御を必要とする回路部分の制御信号
を第１の制御データレジスタCSDRの制御信号フ
イールドａで形成し、それより時間的に遅い制御
で良い回路部分の制御信号を第２の制御データレ
ジスタCTDRの保持内容で形成することができ
る。
は、入力側と出力側とは時間的に入力側を先に制
御することが望ましいものであり、その為に、第
１の制御データレジスタCSDRの制御信号フイー
ルドａがアーリイ制御信号ECとなり、副制御記
憶回路CTから読出されて第２の制御データレジ
スタCTDRにセツトされた制御データは、制御
信号フイールドａより時間的に遅れることにな
り、これをレイト制御信号LCとする。即ち、時
間的に早い制御を必要とする回路部分の制御信号
を第１の制御データレジスタCSDRの制御信号フ
イールドａで形成し、それより時間的に遅い制御
で良い回路部分の制御信号を第２の制御データレ
ジスタCTDRの保持内容で形成することができ
る。
それにより、例えば、レジスタOP１，OP２に
セツトされたデータを演算回路ALUで演算処理
する場合、演算回路ALUの入力側がアーリイ制
御信号ECにより制御され、出力側とレジスタＲ
とがレイト制御信号LCにより制御されるから、
１マシンサイクルで演算処理結果をレジスタＲに
セツトすることができる。
セツトされたデータを演算回路ALUで演算処理
する場合、演算回路ALUの入力側がアーリイ制
御信号ECにより制御され、出力側とレジスタＲ
とがレイト制御信号LCにより制御されるから、
１マシンサイクルで演算処理結果をレジスタＲに
セツトすることができる。
又分岐決定回路BDの出力信号によりゲート回
路Ｇ１，Ｇ２が制御され、主制御記憶回路CSか
ら同時に読出された２個の制御データの何れか一
方が第１の制御データレジスタCSDRに保持され
ることになるから、分岐条件に直ちに対応して制
御することができる。又副制御記憶回路CTも例
えば２個の制御データが格納されているので、第
１の制御データレジスタCSDRのアドレスフイー
ルドｂの内容をアドレスとしてアクセスされ、同
時に２個の制御データが読出され、選択回路SEL
の出力信号によりゲート回路Ｇ３，Ｇ４が制御さ
れて、何れか一方の制御データが第２の制御デー
タレジスタCTDRにセツトされる。従つて、ア
ドレスフイールドｂとしては、充分な圧縮を施し
たデータとして主記憶制御回路CSに格納するこ
とができる。
路Ｇ１，Ｇ２が制御され、主制御記憶回路CSか
ら同時に読出された２個の制御データの何れか一
方が第１の制御データレジスタCSDRに保持され
ることになるから、分岐条件に直ちに対応して制
御することができる。又副制御記憶回路CTも例
えば２個の制御データが格納されているので、第
１の制御データレジスタCSDRのアドレスフイー
ルドｂの内容をアドレスとしてアクセスされ、同
時に２個の制御データが読出され、選択回路SEL
の出力信号によりゲート回路Ｇ３，Ｇ４が制御さ
れて、何れか一方の制御データが第２の制御デー
タレジスタCTDRにセツトされる。従つて、ア
ドレスフイールドｂとしては、充分な圧縮を施し
たデータとして主記憶制御回路CSに格納するこ
とができる。
選択回路SELに入力されるデータフロー条件信
号SCは、演算回路ALUの演算サイクルに於ける
演算条件等によつて形成することが可能であり、
例えば、第１，第２のオペランドレジスタOP１，
OP２の特定ビツトや、アーリイ制御信号ECの特
定内容に従つて形成することができる。従つて、
選択フイールドｃのみでなく、データフロー条件
信号SCによつて、第２の制御データレジスタ
CTDRに保持される制御データを選択すること
ができる。
号SCは、演算回路ALUの演算サイクルに於ける
演算条件等によつて形成することが可能であり、
例えば、第１，第２のオペランドレジスタOP１，
OP２の特定ビツトや、アーリイ制御信号ECの特
定内容に従つて形成することができる。従つて、
選択フイールドｃのみでなく、データフロー条件
信号SCによつて、第２の制御データレジスタ
CTDRに保持される制御データを選択すること
ができる。
この選択回路SELは、例えば、選択フイールド
ｃが“0000”の時に、データフロー条件信号SC
に関係なくゲート回路Ｇ３を開き、“0001”の時
に、データフロー条件信号SCに関係なくゲート
回路Ｇ４を開き、又“1010”の時に、データフロ
ー条件信号SCに応じてゲート回路Ｇ３又はゲー
ト回路Ｇ４を開くように、選択制御するものであ
る。従つて、データフローに応じて制御データを
第２の制御データレジスタCTDRにセツトする
ことができる。
ｃが“0000”の時に、データフロー条件信号SC
に関係なくゲート回路Ｇ３を開き、“0001”の時
に、データフロー条件信号SCに関係なくゲート
回路Ｇ４を開き、又“1010”の時に、データフロ
ー条件信号SCに応じてゲート回路Ｇ３又はゲー
ト回路Ｇ４を開くように、選択制御するものであ
る。従つて、データフローに応じて制御データを
第２の制御データレジスタCTDRにセツトする
ことができる。
例えば、副制御記憶回路CTの制御データの一
方が、X1，X2，X3，…で、他方がY1，Y2，Y3，
…とすると、第１の制御データレジスタCSDRに
主制御記憶回路CSから読出されて保持されるア
ドレスフイールドｂは、順次＋１された内容とな
り、制御データが同時に読出された時、選択回路
SELの出力信号によりゲート回路Ｇ３，Ｇ４を制
御することによつて、例えば、順次X1，Y2，
X3，…、或いはY1，Y2，X3，…等の所望の順次
に従つた制御データを、第２の制御データレジス
タCTDRにセツトさせることができる。従つて、
少ない制御データ数で種々の制御が可能となる。
方が、X1，X2，X3，…で、他方がY1，Y2，Y3，
…とすると、第１の制御データレジスタCSDRに
主制御記憶回路CSから読出されて保持されるア
ドレスフイールドｂは、順次＋１された内容とな
り、制御データが同時に読出された時、選択回路
SELの出力信号によりゲート回路Ｇ３，Ｇ４を制
御することによつて、例えば、順次X1，Y2，
X3，…、或いはY1，Y2，X3，…等の所望の順次
に従つた制御データを、第２の制御データレジス
タCTDRにセツトさせることができる。従つて、
少ない制御データ数で種々の制御が可能となる。
又、例えば、二つの値の差を求めて、その結果
を絶対値表現する処理の場合、差を求める演算結
果の符号が正であれば、その演算結果をそのまま
出力し、負であれば、演算回路ALUに再度入力
して、符号を正とする処理を行うことになる。そ
の場合、演算回路ALUの演算結果の最上位の符
号ビツトをデータフロー条件信号SCとし、差演
算により符号が負の場合は、次の演算サイクルに
演算回路ALUに於いて正の符号の値に変更する
処理を行わせることができる。
を絶対値表現する処理の場合、差を求める演算結
果の符号が正であれば、その演算結果をそのまま
出力し、負であれば、演算回路ALUに再度入力
して、符号を正とする処理を行うことになる。そ
の場合、演算回路ALUの演算結果の最上位の符
号ビツトをデータフロー条件信号SCとし、差演
算により符号が負の場合は、次の演算サイクルに
演算回路ALUに於いて正の符号の値に変更する
処理を行わせることができる。
又選択回路SELは、前述のように、選択フイー
ルドｃが“1010”の時に、データフロー条件信号
SCに応じてゲート回路Ｇ３，Ｇ４を開く制御を
行うものであり、例えば、選択回路SELの制御デ
ータX2が演算結果をレジスタＲにセツトしてそ
のまま出力するレイト制御信号LCを構成し、制
御データY2が演算結果をレジスタＲにセツトし、
再度演算回路ALUに入力（レジスタＲから演算
回路ALUに再度入力するゲート回路等の経路は
図示を省略）するレイト制御信号LCを構成する
場合、データフロー条件信号CSが正の符号を示
す例えば“０”の時に、ゲート回路Ｇ３を開く選
択制御信号が選択回路SELから出力され、又デー
タフロー条件信号SCが負の符号を示す“１”の
時に、ゲート回路Ｇ４を開く選択制御信号が選択
回路SELから出力されることになる。又データフ
ロー条件信号SCは、他のデータ処理の条件を示
すことも可能である。
ルドｃが“1010”の時に、データフロー条件信号
SCに応じてゲート回路Ｇ３，Ｇ４を開く制御を
行うものであり、例えば、選択回路SELの制御デ
ータX2が演算結果をレジスタＲにセツトしてそ
のまま出力するレイト制御信号LCを構成し、制
御データY2が演算結果をレジスタＲにセツトし、
再度演算回路ALUに入力（レジスタＲから演算
回路ALUに再度入力するゲート回路等の経路は
図示を省略）するレイト制御信号LCを構成する
場合、データフロー条件信号CSが正の符号を示
す例えば“０”の時に、ゲート回路Ｇ３を開く選
択制御信号が選択回路SELから出力され、又デー
タフロー条件信号SCが負の符号を示す“１”の
時に、ゲート回路Ｇ４を開く選択制御信号が選択
回路SELから出力されることになる。又データフ
ロー条件信号SCは、他のデータ処理の条件を示
すことも可能である。
又副制御記憶回路CTを書込み可能の記憶回路
構成とすることにより、機能変更を必要とする場
合には、この副制御記憶回路CTの内容を変更す
ることにより、容易に対処できるので、デコード
回路の構成を変更しなければならない従来例に比
較して、マイクロプログラム制御の利点を効果的
に発揮できることになる。
構成とすることにより、機能変更を必要とする場
合には、この副制御記憶回路CTの内容を変更す
ることにより、容易に対処できるので、デコード
回路の構成を変更しなければならない従来例に比
較して、マイクロプログラム制御の利点を効果的
に発揮できることになる。
前述の実施例に於いて、主制御記憶回路CSは
１個の制御データが読出される構成とすることも
可能であり、分岐等の場合は、副制御記憶回路
CTからの制御データの選択で対処させることも
できる。又副制御記憶回路CTを複数個とし、第
１の制御デーイジタレジスタCSDRに、複数個の
副制御記憶回路対応のアドレスフイールドを設け
ることもできる。
１個の制御データが読出される構成とすることも
可能であり、分岐等の場合は、副制御記憶回路
CTからの制御データの選択で対処させることも
できる。又副制御記憶回路CTを複数個とし、第
１の制御デーイジタレジスタCSDRに、複数個の
副制御記憶回路対応のアドレスフイールドを設け
ることもできる。
発明の効果
以上説明したように、本発明は、主制御記憶回
路CSから読出した制御データを第１の制御デー
タレジスタCSDRにセツトし、その第１の制御デ
ータレジスタCSDRにセツトされた制御データの
一部を１マシンサイクルの前半のアーリイ制御信
号ECとして演算回路ALU等の被制御回路を制御
し、且つ第１の制御データレジスタCSDRにセツ
トされた制御データの他の一部により副制御記憶
回路CTをアクセスして制御データを読出し、そ
れを選択的に第２の制御データレジスタCTDR
にセツトして、１マシンサイクルの後半の制御信
号LCとして演算回路ALU等の被制御回路を制御
し、演算回路ALU等の被制御回路に於ける処理
を１マシンサイクルで実行させることができる。
路CSから読出した制御データを第１の制御デー
タレジスタCSDRにセツトし、その第１の制御デ
ータレジスタCSDRにセツトされた制御データの
一部を１マシンサイクルの前半のアーリイ制御信
号ECとして演算回路ALU等の被制御回路を制御
し、且つ第１の制御データレジスタCSDRにセツ
トされた制御データの他の一部により副制御記憶
回路CTをアクセスして制御データを読出し、そ
れを選択的に第２の制御データレジスタCTDR
にセツトして、１マシンサイクルの後半の制御信
号LCとして演算回路ALU等の被制御回路を制御
し、演算回路ALU等の被制御回路に於ける処理
を１マシンサイクルで実行させることができる。
又第１の制御データレジスタCSDRにセツトさ
れた制御データの更に他の一部と、データフロー
条件信号SCにより、選択回路SELは、副制御記
憶回路CTから読出した制御データを選択して第
２の制御データレジスタCTDRにセツトするも
のであり、それにより、制御データをデコードす
る為の複雑な構成のデコード回路を用いることな
く、各種の制御を所望の条件に従つて実行するこ
とができる利点がある。
れた制御データの更に他の一部と、データフロー
条件信号SCにより、選択回路SELは、副制御記
憶回路CTから読出した制御データを選択して第
２の制御データレジスタCTDRにセツトするも
のであり、それにより、制御データをデコードす
る為の複雑な構成のデコード回路を用いることな
く、各種の制御を所望の条件に従つて実行するこ
とができる利点がある。
第１図は本発明の実施例の要部ブロツク図であ
る。CSARはアドレスレジスタ、CSは主制御記
憶回路、CSDRは第１の制御データレジスタ、
CTは副制御記憶回路、CTDRは第２の制御デー
タレジスタ、ALUは被制御回路としての演算回
路、OP１，OP２はオペランドレジスタ、Ｒはレ
ジスタ、BDは分岐決定回路、SELは選択回路、
Ｇ１〜Ｇ４はゲート回路、ECはアーリイ制御信
号、LCはレイト制御信号、SCはデータフロー条
件信号である。
る。CSARはアドレスレジスタ、CSは主制御記
憶回路、CSDRは第１の制御データレジスタ、
CTは副制御記憶回路、CTDRは第２の制御デー
タレジスタ、ALUは被制御回路としての演算回
路、OP１，OP２はオペランドレジスタ、Ｒはレ
ジスタ、BDは分岐決定回路、SELは選択回路、
Ｇ１〜Ｇ４はゲート回路、ECはアーリイ制御信
号、LCはレイト制御信号、SCはデータフロー条
件信号である。
Claims (1)
- １ 制御データを記憶した主制御記憶回路と、該
主制御記憶回路から読出された制御データを保持
する第１の制御データレジスタと、該第１の制御
データレジスタに保持された前記制御データの一
部によりアクセスされる副制御記憶回路と、前記
第１の制御データレジスタに保持された前記制御
データの他の一部とデータフロー条件信号とを加
える選択回路と、前記副制御記憶回路から同時に
読出された複数の制御データを前記選択回路によ
り選択して保持する第２の制御データレジスタ
と、前記第１の制御データレジスタに保持された
前記制御データの更に他の一部を１マシンサイク
ルの前半のアーリイ制御信号とし、且つ前記第２
の制御データレジスタに保持された制御データを
前記１マシンサイクルの後半のレイト制御信号と
して制御される被制御回路とを備えたことを特徴
とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11238782A JPS592146A (ja) | 1982-06-29 | 1982-06-29 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11238782A JPS592146A (ja) | 1982-06-29 | 1982-06-29 | マイクロプログラム制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592146A JPS592146A (ja) | 1984-01-07 |
| JPH0517574B2 true JPH0517574B2 (ja) | 1993-03-09 |
Family
ID=14585397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11238782A Granted JPS592146A (ja) | 1982-06-29 | 1982-06-29 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592146A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170828A (ja) * | 1985-01-24 | 1986-08-01 | Hitachi Ltd | マイクロプログラム制御装置 |
| JPS6384875U (ja) * | 1986-11-21 | 1988-06-03 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5322826B2 (ja) * | 1972-12-01 | 1978-07-11 | ||
| JPS49131748A (ja) * | 1973-04-23 | 1974-12-17 | ||
| JPS5342506B2 (ja) * | 1973-09-25 | 1978-11-11 | ||
| JPS5185338A (ja) * | 1975-01-24 | 1976-07-26 | Hitachi Ltd | Maikuropuroguramuhoshikinoshorisochi |
| JPS5480048A (en) * | 1977-12-09 | 1979-06-26 | Toshiba Corp | Microprogram control system |
| JPS5537648A (en) * | 1978-09-07 | 1980-03-15 | Matsushita Electric Ind Co Ltd | Instruction decoder circuit |
-
1982
- 1982-06-29 JP JP11238782A patent/JPS592146A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS592146A (ja) | 1984-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4616313A (en) | High speed address calculation circuit for a pipeline-control-system data-processor | |
| US4467415A (en) | High-speed microprogram control apparatus with decreased control storage requirements | |
| US4539635A (en) | Pipelined digital processor arranged for conditional operation | |
| JPH0248931B2 (ja) | ||
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| US4674063A (en) | Information processing apparatus having a sequence control function | |
| US4677549A (en) | Pipelined data processor system having increased processing speed | |
| CA1150845A (en) | Data processor controlled by microprograms | |
| JPH0343827A (ja) | ファジーマイクロコンピュータ | |
| JPH0517574B2 (ja) | ||
| US5978925A (en) | System for improving processing efficiency in a pipeline by delaying a clock signal to a program counter and an instruction memory behind a system clock | |
| JPS638971A (ja) | 多項式ベクトル演算実行制御装置 | |
| US5220670A (en) | Microprocessor having ability to carry out logical operation on internal bus | |
| JPH0218729B2 (ja) | ||
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPS59223846A (ja) | 演算処理装置 | |
| JPS61201337A (ja) | マイクロプログラム制御装置 | |
| JPS62189535A (ja) | マイクロプロセツサ制御装置 | |
| JPS5882342A (ja) | マイクロプログラム制御装置 | |
| JPS6341091B2 (ja) | ||
| JPH0338613B2 (ja) | ||
| JPS59128644A (ja) | シ−ケンス制御回路 | |
| JPS5843040A (ja) | マイクロプログラム制御情報処理装置 | |
| JPS56152047A (en) | Microprogram controller | |
| JPH06309163A (ja) | プロセッサおよびプロセッサのメモリアクセス方法 |