JPS60163151A - インタ−フエイス装置 - Google Patents
インタ−フエイス装置Info
- Publication number
- JPS60163151A JPS60163151A JP1809984A JP1809984A JPS60163151A JP S60163151 A JPS60163151 A JP S60163151A JP 1809984 A JP1809984 A JP 1809984A JP 1809984 A JP1809984 A JP 1809984A JP S60163151 A JPS60163151 A JP S60163151A
- Authority
- JP
- Japan
- Prior art keywords
- data
- laser printer
- image data
- memory
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、インターフェイス装置に関し、特に大容量の
データ、特に画像データを処理するシステムにおいて、
レーザ・プリンタ等の周辺装置との間で高速にデータ転
送を行うインターフェイス装置に関するものである。
データ、特に画像データを処理するシステムにおいて、
レーザ・プリンタ等の周辺装置との間で高速にデータ転
送を行うインターフェイス装置に関するものである。
従来技術
最近、オフィス・オートメーション・システム（ＯＡシ
ステム）の１つとして、ワーク・ステーション、ファイ
ル−ステーション、プリント・ステーション、コミュニ
ケーション・ステーション等の各種専用ステーションを
ケーブルで結合したローカルエリア・ネットワーク・シ
ステムが提案されている（特願昭５７−１７５９３８号
明細書参照）。
ステム）の１つとして、ワーク・ステーション、ファイ
ル−ステーション、プリント・ステーション、コミュニ
ケーション・ステーション等の各種専用ステーションを
ケーブルで結合したローカルエリア・ネットワーク・シ
ステムが提案されている（特願昭５７−１７５９３８号
明細書参照）。
これらのうち、プリント・ステーションは、ハードコピ
ーを得るためのステーションで、例えばレーザ・プリン
タを用いて高速処理で印刷を行う。
ーを得るためのステーションで、例えばレーザ・プリン
タを用いて高速処理で印刷を行う。
第１図は、゛プリント・ステーション内のプルツク図で
ある。
ある。
レーザ・プリンタ・インターフェイス３は、ビットマツ
プ・メモリ２に記憶されている画像データをシステム・
バスを介して読み出し、レーザ・プリンタ杢に送出して
ハードコピーを得ることができる。この場合、画像デー
タは膨大な情報量を有するため、データ転送に必要な時
間は太きなものとなる。このため、レーザ・プリンタ・
インターフェイス３は、高速のデータ転送が可能なりＭ
Ａ転送回路を内蔵しているが、基本的にはデータ転送に
要する時間はレーザ・プリンタキの制御信号に規制され
ているため、転送時間はそれほど短縮されない。
プ・メモリ２に記憶されている画像データをシステム・
バスを介して読み出し、レーザ・プリンタ杢に送出して
ハードコピーを得ることができる。この場合、画像デー
タは膨大な情報量を有するため、データ転送に必要な時
間は太きなものとなる。このため、レーザ・プリンタ・
インターフェイス３は、高速のデータ転送が可能なりＭ
Ａ転送回路を内蔵しているが、基本的にはデータ転送に
要する時間はレーザ・プリンタキの制御信号に規制され
ているため、転送時間はそれほど短縮されない。
第２図は、レーザ・プリンタの制御信号とシステム・バ
ス使用権を示すタイムチャートである。
ス使用権を示すタイムチャートである。
第２図においては、レーザ・プリンタの制御信号として
、ビデオ・クロックとアンプランク信号とビット・マツ
プ・データ（シリアル）が示され、またシステム・バス
使用権とビット・マツプ・データとの関係が示されてい
る。この図では、レーザ・プリンタの主走査方向１ライ
ン分の時間ＴＡのみが示されているにすぎないが、全画
面のプリントにはこの時間ＴＡが１０００−３０００ラ
イン程度繰り返されることになる。
、ビデオ・クロックとアンプランク信号とビット・マツ
プ・データ（シリアル）が示され、またシステム・バス
使用権とビット・マツプ・データとの関係が示されてい
る。この図では、レーザ・プリンタの主走査方向１ライ
ン分の時間ＴＡのみが示されているにすぎないが、全画
面のプリントにはこの時間ＴＡが１０００−３０００ラ
イン程度繰り返されることになる。
レーザ・プリンタは、ビデオ・クロックに同期して、ア
ンプランク信号がハイレベルの期間、つまりプリントす
る紙サイズの幅１ラインの走査時間ＴＢ だけビット・
マツプ・データを受け取り、これをプリントする。
ンプランク信号がハイレベルの期間、つまりプリントす
る紙サイズの幅１ラインの走査時間ＴＢ だけビット・
マツプ・データを受け取り、これをプリントする。
従来の装置においては、第２図に示すようにル−ザ・プ
リンタ・インターフェイス３からレーザ・プリンタ４に
画像データをシリアル・データで転送している期間だけ
、システム・バス５がレーザ・プリンタ・インターフェ
イス３によって占有されているため、この期間はＣＰＵ
がシステム・バス５を使泪して処理を行うことができず
、ＣＰＵの動作可能時間が短かくなっていた。すなわち
、レーザ・プリンタ４によりハードコピーを行っている
期間には、ＣＰＵ１による処理時間が低下し、対話型の
処理が要求される〇へシステムにおいて、実時間性が損
われる結果となっている。
リンタ・インターフェイス３からレーザ・プリンタ４に
画像データをシリアル・データで転送している期間だけ
、システム・バス５がレーザ・プリンタ・インターフェ
イス３によって占有されているため、この期間はＣＰＵ
がシステム・バス５を使泪して処理を行うことができず
、ＣＰＵの動作可能時間が短かくなっていた。すなわち
、レーザ・プリンタ４によりハードコピーを行っている
期間には、ＣＰＵ１による処理時間が低下し、対話型の
処理が要求される〇へシステムにおいて、実時間性が損
われる結果となっている。
従来の装置では、例えば、レーザ・プリンタへのシリア
ル・データの転送速度は、８，９５１ＭＨ２であるため
、パラレル・データ１ワード（１６ビツト）の転送時間
は、１／（８，９５１（ＭＨ２） Ｘ １６ ）中１．
７８μＳｅａであり、１ラインの転送時間は、例えば１
２ドツト／ ｍｍ の解像度の場合で、Ａ４サイズ、縦
方向１ラインは１５３ワードとなるため、１．７８μＳ
ｅａ Ｘ １５３中２７３μＳｅａ だけ時間がかかつ
ている。
ル・データの転送速度は、８，９５１ＭＨ２であるため
、パラレル・データ１ワード（１６ビツト）の転送時間
は、１／（８，９５１（ＭＨ２） Ｘ １６ ）中１．
７８μＳｅａであり、１ラインの転送時間は、例えば１
２ドツト／ ｍｍ の解像度の場合で、Ａ４サイズ、縦
方向１ラインは１５３ワードとなるため、１．７８μＳ
ｅａ Ｘ １５３中２７３μＳｅａ だけ時間がかかつ
ている。
そこで、本発明者は、レーザ・プリンタ・インターフェ
イス３がシステム・バス５を占有する時間を短くして、
ＣＰＵＩの動作可能な時間を多くし、処理速度を向上さ
せることができる「インターフェイス装置」を提案した
（特願昭５８−１９４６８８号明細書参照）。しかし、
この装置においても、ＣＰＵＩとレーザ・プリンタ４と
のシステム・バス使用権の切換え回数が従来と同じであ
るため、切換えに要する時間がかかり、それほど効果は
上らない。
イス３がシステム・バス５を占有する時間を短くして、
ＣＰＵＩの動作可能な時間を多くし、処理速度を向上さ
せることができる「インターフェイス装置」を提案した
（特願昭５８−１９４６８８号明細書参照）。しかし、
この装置においても、ＣＰＵＩとレーザ・プリンタ４と
のシステム・バス使用権の切換え回数が従来と同じであ
るため、切換えに要する時間がかかり、それほど効果は
上らない。
目 的
本発明の目的は、このような従来の問題を改善し、画像
データのような大量のデータを、レーザ・プリンタ等の
低速周辺装置との間で転送するシステムにおいて、周辺
装置忙よりシステム・バスが占有される時間を短縮し、
かつ周辺装置とＣＰＵとのシステム・バス使用権の切換
え同数を少なくして、ＣＰＵの動作可能な時間を多くシ
、処理能力を向上させることができるインターフェイス
装置を提供することにある。
データのような大量のデータを、レーザ・プリンタ等の
低速周辺装置との間で転送するシステムにおいて、周辺
装置忙よりシステム・バスが占有される時間を短縮し、
かつ周辺装置とＣＰＵとのシステム・バス使用権の切換
え同数を少なくして、ＣＰＵの動作可能な時間を多くシ
、処理能力を向上させることができるインターフェイス
装置を提供することにある。
構 成
以下、本発明の構成を、実施例により説明する。
第８図は、不発ｕ１４の一実施例を示すインターフェイ
ス装置のブロック図である。
ス装置のブロック図である。
第３図にオイて、６はコント四−ル・バス・バッファ、
７はアドレス・バス−バッファ、８はデータ・バス・バ
ッファ、９はページ・メモリ、１０はＤＭＡコントロー
ラ、１１はパラレル／シリアル変換回路である。
７はアドレス・バス−バッファ、８はデータ・バス・バ
ッファ、９はページ・メモリ、１０はＤＭＡコントロー
ラ、１１はパラレル／シリアル変換回路である。
ページ・メモリ９は、レーザ・プリンタ４に出力する画
像データ１ページ分を記憶できる容量を備えている。Ｄ
ＭＡコントローラ１０は、アドレス・バス、コントロー
ル・バスおよびメモリ制御信号線１５を制御し、データ
・バスを介してビット・マツプ・メモリ２から画像デー
タを読み出し、ページ・メモリ９にその画像データを記
憶させる。
像データ１ページ分を記憶できる容量を備えている。Ｄ
ＭＡコントローラ１０は、アドレス・バス、コントロー
ル・バスおよびメモリ制御信号線１５を制御し、データ
・バスを介してビット・マツプ・メモリ２から画像デー
タを読み出し、ページ・メモリ９にその画像データを記
憶させる。
パラレル／シリアル変換回路１１は、ページ・メモリ９
に記憶されている画像データを読み出しレーザ・プリン
タ養のビデオ・クロックに同期してパラレル／シリアル
変換を行った後、シリアル画像データなレーザ・プリン
タ養に送出する。データ・バスは、一般的な構成では、
８ビツトないし１０ビツト等のパラレル構成であるため
、ページ・メモリ９をパラレル構成とした場合にはパラ
レル／シリアル変換が必要となる。なお、データ・バス
・バッファ８．アドレス・バス・バッファ７およびコン
トロール・バス・バッファ６は、各々システム・バスと
内部バス１２，１３．１４との間の単なるバッファであ
る。
に記憶されている画像データを読み出しレーザ・プリン
タ養のビデオ・クロックに同期してパラレル／シリアル
変換を行った後、シリアル画像データなレーザ・プリン
タ養に送出する。データ・バスは、一般的な構成では、
８ビツトないし１０ビツト等のパラレル構成であるため
、ページ・メモリ９をパラレル構成とした場合にはパラ
レル／シリアル変換が必要となる。なお、データ・バス
・バッファ８．アドレス・バス・バッファ７およびコン
トロール・バス・バッファ６は、各々システム・バスと
内部バス１２，１３．１４との間の単なるバッファであ
る。
第４図は第３図における動作タイムチャートである。第
４図により、第３図のインターフェイス装置の動作を説
明する。
４図により、第３図のインターフェイス装置の動作を説
明する。
ページ・メモリ９は、ＤＭＡコントローラ１０からメモ
リ制御信号線１５を介して制御されることＫより、シス
テム・バスからの画像データを記憶する動作か、あるい
はレーザ・プリンタ生へのデータ読出し動作かのいずれ
か一方に切換えられる。先ず、ＣＰＵ１よりレーザ・プ
リンタ・インターフェイス３へ画像データのプリント要
求が与えられると、レーザ・プリンタ・インターフェイ
ス３はビットマツプ・メモリ２の定められた領域の画像
データ１ページ分を、システム・バス５を制御して連続
的にページ・メモリ９に転送する。
リ制御信号線１５を介して制御されることＫより、シス
テム・バスからの画像データを記憶する動作か、あるい
はレーザ・プリンタ生へのデータ読出し動作かのいずれ
か一方に切換えられる。先ず、ＣＰＵ１よりレーザ・プ
リンタ・インターフェイス３へ画像データのプリント要
求が与えられると、レーザ・プリンタ・インターフェイ
ス３はビットマツプ・メモリ２の定められた領域の画像
データ１ページ分を、システム・バス５を制御して連続
的にページ・メモリ９に転送する。
すなわち、第４図のＩＦで示すように１この期間ＴＤ、
はレーザ・プリンタ・インターフェイス５が連続的にシ
ステム・バス５を占有する。こノ期間ＴＤは、ビット・
マツプ・メモリ２から１ペ一ジ分の画像データが読み出
され、システム・バス５を介してインターフェイス３０
ページ・メモリ９に対し、可能な限り高速でデータ転送
が行われる。
はレーザ・プリンタ・インターフェイス５が連続的にシ
ステム・バス５を占有する。こノ期間ＴＤは、ビット・
マツプ・メモリ２から１ペ一ジ分の画像データが読み出
され、システム・バス５を介してインターフェイス３０
ページ・メモリ９に対し、可能な限り高速でデータ転送
が行われる。
１ペ一ジ分すべての画像データがページ・メモリ９に転
送されると、それ以後のシステム・バス使用権はＣＰＵ
Ｉに渡される（第４図参照）。この時点で、レーザ・プ
リンタ・インターフェイス３は、レーザ・プリンタ手へ
画像データの送出を開始する。すなわち、ＤＭＡコント
ローラ１０は、メモリ制御信号線１５を介して、レーザ
・プリンタ４へのデータ読出しを制御し、第２図に示す
レーザ・プリンタ４０制御信号（ビデオ・クロックとア
ンプランク信号）にしたがって、データ読出し動作ヲ行
う。ページ・メモリ９から出力される画像データはパラ
レル・データであるため、これがパラレル／シリアル変
換回路１１に送られて、ビデオ・クロックにしたがいシ
リアル・データに変換された後、レーザ・プリンタ４に
送出される。パラレル・データの変換が終了すると、パ
ラレル／シリアル変換回路１１から変換終了信号が発生
し、これが信号線１６を介してページ・メモリ９に返送
されて、次のパラレル・データの送出が要求される。レ
ーザ・プリンタ会への画像データの送出は、第２図に示
すように、ｌライン単位をブロックとして行われるが、
ページ・メモリ９においては、特にライン単位であるこ
とを意識せず、画像データ１ ページ分を連続したメモ
リ・エリアに記憶している。第４図において、Ｔｏ は
レーザ・プリンタ１−：−ジ分の走査時間であり、ＴＢ
は１ライン分の走査時間である。
送されると、それ以後のシステム・バス使用権はＣＰＵ
Ｉに渡される（第４図参照）。この時点で、レーザ・プ
リンタ・インターフェイス３は、レーザ・プリンタ手へ
画像データの送出を開始する。すなわち、ＤＭＡコント
ローラ１０は、メモリ制御信号線１５を介して、レーザ
・プリンタ４へのデータ読出しを制御し、第２図に示す
レーザ・プリンタ４０制御信号（ビデオ・クロックとア
ンプランク信号）にしたがって、データ読出し動作ヲ行
う。ページ・メモリ９から出力される画像データはパラ
レル・データであるため、これがパラレル／シリアル変
換回路１１に送られて、ビデオ・クロックにしたがいシ
リアル・データに変換された後、レーザ・プリンタ４に
送出される。パラレル・データの変換が終了すると、パ
ラレル／シリアル変換回路１１から変換終了信号が発生
し、これが信号線１６を介してページ・メモリ９に返送
されて、次のパラレル・データの送出が要求される。レ
ーザ・プリンタ会への画像データの送出は、第２図に示
すように、ｌライン単位をブロックとして行われるが、
ページ・メモリ９においては、特にライン単位であるこ
とを意識せず、画像データ１ ページ分を連続したメモ
リ・エリアに記憶している。第４図において、Ｔｏ は
レーザ・プリンタ１−：−ジ分の走査時間であり、ＴＢ
は１ライン分の走査時間である。
第４図からも判るように、ビット・マツプ・メモリ２か
らレーザ・プリンタ・インターフェイス５への画像デー
タの転送は、１ペ一ジ分が連続的に行われるため、装置
の可能な限り高速でデータを転送することができる。ま
た、ＣＰＵ１とレーザ・プリンタ・インターフェイスと
のシステム・バス使用権の切換え回数は、１ページの画
像データ転送期間内に２回だけで１むため、使用権の切
換えに要する時間が非常に短＜ ７．ｃる。
らレーザ・プリンタ・インターフェイス５への画像デー
タの転送は、１ペ一ジ分が連続的に行われるため、装置
の可能な限り高速でデータを転送することができる。ま
た、ＣＰＵ１とレーザ・プリンタ・インターフェイスと
のシステム・バス使用権の切換え回数は、１ページの画
像データ転送期間内に２回だけで１むため、使用権の切
換えに要する時間が非常に短＜ ７．ｃる。
効果
以上説明したように、本発明によれは、ビット・マツプ
・メモリから周辺装置への画像データの転送が高速で行
われ、かつシステム・バス使ＭｌのヤＪ換え回数が２１
１ですむのて、周辺装置がシステム・バスを占有する時
間は格段に短縮され、ＣＰＵがシステム・バスを連続的
に長時間占有できるため、ＣＰＵの処理能力が大幅に向
上する。
・メモリから周辺装置への画像データの転送が高速で行
われ、かつシステム・バス使ＭｌのヤＪ換え回数が２１
１ですむのて、周辺装置がシステム・バスを占有する時
間は格段に短縮され、ＣＰＵがシステム・バスを連続的
に長時間占有できるため、ＣＰＵの処理能力が大幅に向
上する。
第１図はプリント・ステーション内のブロック囚、第２
図は第１図の動作タイム・チャート、第３図は本発明の
一実施例を示すインターフェイス装置のブロック図、第
４図は第３図における動作タイムチャートである。 ：ｌ’ＣＰＵ、２：ビット・マツプ・メモリ、３：レー
ザ・プリンタ・インターフェイス、４：レーザ・プリン
タ、５ニジステム・バス、ｆ３，７．８：バス・バッフ
ァ、９：ページ・メモリ、１０：Ｄ Ｍ 、Ａ、コント
ローラ、１１：パラレル／シリアル変換回路、１２：内
部コントロール・バス、１３：内部アドレス・バス、■
４：内部データ・バス。 特許出願人 株式会社 リ コ 一 代 理 人 弁理士 磯 村 雌 俊 第 コ−図 第 ２ 図
図は第１図の動作タイム・チャート、第３図は本発明の
一実施例を示すインターフェイス装置のブロック図、第
４図は第３図における動作タイムチャートである。 ：ｌ’ＣＰＵ、２：ビット・マツプ・メモリ、３：レー
ザ・プリンタ・インターフェイス、４：レーザ・プリン
タ、５ニジステム・バス、ｆ３，７．８：バス・バッフ
ァ、９：ページ・メモリ、１０：Ｄ Ｍ 、Ａ、コント
ローラ、１１：パラレル／シリアル変換回路、１２：内
部コントロール・バス、１３：内部アドレス・バス、■
４：内部データ・バス。 特許出願人 株式会社 リ コ 一 代 理 人 弁理士 磯 村 雌 俊 第 コ−図 第 ２ 図
Claims (1)
- ■大容量の画像データを記憶するビットマツプ・メモリ
とシステム・バスを介して接続され、かつ周辺装置との
間でデータ転送を行うインターフェイス装置において、
画像データの少なくとも１ペ一ジ分の記憶容量を備えた
メモリを有し、該メモリと上記ビットマツプ・メモリと
の間のデータ転送は１ペ一ジ単位で連続して行い、また
該メモリと上記周辺装置との間のデータ転送を行ってい
る期間は、上記システム・バスの使用権をＣＰＵに切換
えることを特徴とするインターフェイス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1809984A JPS60163151A (ja) | 1984-02-01 | 1984-02-01 | インタ−フエイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1809984A JPS60163151A (ja) | 1984-02-01 | 1984-02-01 | インタ−フエイス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60163151A true JPS60163151A (ja) | 1985-08-26 |
Family
ID=11962176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1809984A Pending JPS60163151A (ja) | 1984-02-01 | 1984-02-01 | インタ−フエイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60163151A (ja) |
-
1984
- 1984-02-01 JP JP1809984A patent/JPS60163151A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05221030A (ja) | 印刷制御装置 | |
| JPH08197788A (ja) | プリンタ制御装置の画像データ読出し回路 | |
| JP2000335022A (ja) | プリンタ制御装置 | |
| US4700234A (en) | Image processing system | |
| US6486969B1 (en) | Image processing apparatus, information processing apparatus and printer | |
| US20020018238A1 (en) | Printer, print control apparatus and method | |
| JP2005092764A (ja) | 画像形成装置、インタフェースボード、インタフェース用チップ及び情報処理装置 | |
| US6980701B1 (en) | Image processing method and apparatus capable of rotating and reversing an input image | |
| JPH0388474A (ja) | ダイレクトメモリアクセス方法および装置 | |
| JPS60163152A (ja) | インタ−フエイス装置 | |
| JP3079956B2 (ja) | プリンタ | |
| JPS6086646A (ja) | インタ−フエイス装置 | |
| JP2838443B2 (ja) | 画像処理方法及び装置 | |
| JPS63163657A (ja) | Ｄｍａ転送システム | |
| JP2567428B2 (ja) | データ転送速度変換装置 | |
| JP2002215562A (ja) | Ｄｍａ制御装置及び方法 | |
| JP2000268169A (ja) | 画像情報回転装置 | |
| JP2609274B2 (ja) | イメージ出力装置 | |
| JP2737932B2 (ja) | 画像データ縮小装置 | |
| JP2955301B2 (ja) | 画像処理方法 | |
| JP2993377B2 (ja) | 印刷装置 | |
| JPS60136824A (ja) | プリンタ制御装置 | |
| JPH1027126A (ja) | アドレス変換装置 | |
| JPH05212913A (ja) | 画像形成装置 | |
| JPH0247782A (ja) | 画像信号処理装置 |