JPS6016460A - 半導体撮像装置の製造方法 - Google Patents
半導体撮像装置の製造方法Info
- Publication number
- JPS6016460A JPS6016460A JP58124989A JP12498983A JPS6016460A JP S6016460 A JPS6016460 A JP S6016460A JP 58124989 A JP58124989 A JP 58124989A JP 12498983 A JP12498983 A JP 12498983A JP S6016460 A JPS6016460 A JP S6016460A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor substrate
- manufacturing
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/196—Junction field effect transistor [JFET] image sensors; Static induction transistor [SIT] image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、静電誘導トランジスタを光検出およびスイッ
チング素子として１つの画素セルを構成し、これを多数
配列して成る半導体撮像装置の製造方法に関する。
チング素子として１つの画素セルを構成し、これを多数
配列して成る半導体撮像装置の製造方法に関する。
（従来技術と問題点）
光検出をダイオードで行う半導体撮像装置が知られてい
る。
る。
これに対し、光検出に光感度の大きい静電誘導トランジ
スタを用いてゲート領域に光信号をＭ積し、このゲニト
領域のポテンシャルに応じて、ツース・ドレイン間の電
流を制御して映像信号を取り出すことによって高い信号
出力の得られる半導体撮像装置（特願昭５６−２０４６
５６号、特願昭５７−１５７６９３号）が提案されてい
る。
スタを用いてゲート領域に光信号をＭ積し、このゲニト
領域のポテンシャルに応じて、ツース・ドレイン間の電
流を制御して映像信号を取り出すことによって高い信号
出力の得られる半導体撮像装置（特願昭５６−２０４６
５６号、特願昭５７−１５７６９３号）が提案されてい
る。
前記静電誘導トランジスタを用いた半導体撮像装置の製
造方法として、高抵抗半導体からなる厚みがおおよそ２
μｍ〜１（ｌｃｒｍで表面と平行で、極めて平坦なチャ
ンネル領域を形成するのに、高品位高抵抗エビクキシャ
ル成長工程が導入されていた。しかしこの高品位、高抵
抗エピタキシャル成長工程は、エピタキシャル成長装置
の管理、また形成された層の高抵抗値の再現性に問題が
あった。通常、高品位、高抵抗エピタキシャル成長によ
って期待できる抵抗値としては、おおよそ数百Ωｃｍが
限界であり、また、抵抗値が１ｏｏΩＣｍ以上になると
、各基板に成長させた高抵抗領域の抵抗値が、各基板で
著しいバラツキを生じる。
造方法として、高抵抗半導体からなる厚みがおおよそ２
μｍ〜１（ｌｃｒｍで表面と平行で、極めて平坦なチャ
ンネル領域を形成するのに、高品位高抵抗エビクキシャ
ル成長工程が導入されていた。しかしこの高品位、高抵
抗エピタキシャル成長工程は、エピタキシャル成長装置
の管理、また形成された層の高抵抗値の再現性に問題が
あった。通常、高品位、高抵抗エピタキシャル成長によ
って期待できる抵抗値としては、おおよそ数百Ωｃｍが
限界であり、また、抵抗値が１ｏｏΩＣｍ以上になると
、各基板に成長させた高抵抗領域の抵抗値が、各基板で
著しいバラツキを生じる。
したがって、半導体撮像装置の高歩留りが期待できず、
静電誘導トランジスタを用いた半導体撮像装置の製造コ
スＩ・高の一因となっていた。
静電誘導トランジスタを用いた半導体撮像装置の製造コ
スＩ・高の一因となっていた。
（発明の目的）
本発明の目的は、静電誘導トランジスタからなる光セン
γアレイを構成し、製造が容易で、高歩留り、低コスト
な半導体撮像の装置の製造方法を提供することである。
γアレイを構成し、製造が容易で、高歩留り、低コスト
な半導体撮像の装置の製造方法を提供することである。
（発明の構成）
前記目的を達成するために本発明による半導体撮像の装
置の製造方法は、高抵抗半導体から形成されたチャンネ
ル領域を介して対向する一導電型の一生電極領域および
他生電極領域を前記両生電極領域間に流れる電流を制御
するために、前記チャンネル領域に接して設けられた他
導電型のコントロールゲート領域とからなる静電誘導ト
ランジスタを含み、光励起によって生じた電子正孔対の
一方がコントロールゲート領域に蓄積され、これによっ
て前記両生電極間の電流を制御し得るように形成された
画素セルを複数個配列して成る半導体撮像装置の製造方
法において、半導体基板の光入射側面となる方の第１の
面と反対側の第２の面からのみ、半導体基板と同一導電
型不純物を拡散する工程と、次に第１の面から前記半導
体基板と同一導電型不純物を、その深い部分が、前記第
２の面より拡散して形成した拡散層と重なり、その浅い
部分が前記第２の面より拡散した不純物が拡散していな
い基板にあるようにイオン注入する工程と、コントロー
ルゲート領域、シールディングゲート領域を形成するた
めの第１の拡散工程と、ドレイン領域を形成するための
第２の拡散工程とから構成されている。
置の製造方法は、高抵抗半導体から形成されたチャンネ
ル領域を介して対向する一導電型の一生電極領域および
他生電極領域を前記両生電極領域間に流れる電流を制御
するために、前記チャンネル領域に接して設けられた他
導電型のコントロールゲート領域とからなる静電誘導ト
ランジスタを含み、光励起によって生じた電子正孔対の
一方がコントロールゲート領域に蓄積され、これによっ
て前記両生電極間の電流を制御し得るように形成された
画素セルを複数個配列して成る半導体撮像装置の製造方
法において、半導体基板の光入射側面となる方の第１の
面と反対側の第２の面からのみ、半導体基板と同一導電
型不純物を拡散する工程と、次に第１の面から前記半導
体基板と同一導電型不純物を、その深い部分が、前記第
２の面より拡散して形成した拡散層と重なり、その浅い
部分が前記第２の面より拡散した不純物が拡散していな
い基板にあるようにイオン注入する工程と、コントロー
ルゲート領域、シールディングゲート領域を形成するた
めの第１の拡散工程と、ドレイン領域を形成するための
第２の拡散工程とから構成されている。
（発明の実施例）
以下、図面等を参照して本発明をさらに詳しく説明する
。
。
第１図は、本発明の製造方法により製造される半導体撮
像装置の画素セルの素子断面図である。同図において、
■はＳｔのｎ＋基板、２は高抵抗なｎ一層（ないしは真
性半導体層）である。
像装置の画素セルの素子断面図である。同図において、
■はＳｔのｎ＋基板、２は高抵抗なｎ一層（ないしは真
性半導体層）である。
一方の主電極（ドレイン）３は高不純物密度なｎ＋領領
域ら形成されている。 第 １のゲート（コントロールゲート）４は高不純物密度な
ｐ＋領領域ら形成され、第２のゲート（シールディング
ゲート）５も高不純物密度なｐ＋領領域ら形成されてい
る。
域ら形成されている。 第 １のゲート（コントロールゲート）４は高不純物密度な
ｐ＋領領域ら形成され、第２のゲート（シールディング
ゲート）５も高不純物密度なｐ＋領領域ら形成されてい
る。
コントロールゲート電極６はＳ ｎ Ｏ２膜、８はドレ
イン電極、９は５ｉ０２１５ｉｉ、１０はソース電極で
ある。
イン電極、９は５ｉ０２１５ｉｉ、１０はソース電極で
ある。
第２図を参照して、第１図に示した静電誘導トランジス
タ撮像装置の製造方法の実施例を説明する。
タ撮像装置の製造方法の実施例を説明する。
おおよそ、５０Ωｃ、ｍ以上の高抵抗半導体基板２１
（通常厚みは２００〜５００μｍ）の表面に厚さ１μｍ
程度の熱酸化膜（Ｓｉ０２膜）２０を形成する。
（通常厚みは２００〜５００μｍ）の表面に厚さ１μｍ
程度の熱酸化膜（Ｓｉ０２膜）２０を形成する。
次に前記半導体２１の裏面から砒素またはリンの拡散工
程により、不純物濃度Ｉ Ｑ １８ｃ ｍ’以上のｎ＋
領域２２を形成する（第２図ａ）。
程により、不純物濃度Ｉ Ｑ １８ｃ ｍ’以上のｎ＋
領域２２を形成する（第２図ａ）。
その後、前記熱酸化膜２０を除去する。
次に、拡散工程が施された表面とは反対側の表面から拡
散工程によって砒素またはリンのイオン注入工程により
不純物濃度１０１８ｃｍ−３以上のれ＋領域２５を形成
する（第２図ｂ）。
散工程によって砒素またはリンのイオン注入工程により
不純物濃度１０１８ｃｍ−３以上のれ＋領域２５を形成
する（第２図ｂ）。
これより、さきに形成された領域２２の終端部分２３の
拡散ダレおよび不純物濃度補償、またチャンネル領域２
４の厚みβを正確に制御する。
拡散ダレおよび不純物濃度補償、またチャンネル領域２
４の厚みβを正確に制御する。
次にイオン注入領域の結晶欠陥をアニールした後、熱酸
化法により熱酸化膜（Ｓｉ０２膜）を厚さおおよそ１μ
ｍ程度にしたフィールド酸化膜２６を形成する（第２図
Ｃ）。
化法により熱酸化膜（Ｓｉ０２膜）を厚さおおよそ１μ
ｍ程度にしたフィールド酸化膜２６を形成する（第２図
Ｃ）。
次に、このフィールド酸化膜２６をマスクして、コント
ロールゲート領域、シールディング領域を形成するため
の第１の拡散工程、次に、ドレイン領域を形成するため
の第２の拡散工程を行う（第２図ｄ）。
ロールゲート領域、シールディング領域を形成するため
の第１の拡散工程、次に、ドレイン領域を形成するため
の第２の拡散工程を行う（第２図ｄ）。
なお図において、２１はＳｔＯ高抵抗ｎ−基板、２４は
チャンネル領域、２６はコントロールゲート、２７はシ
ールディングゲート、２８はドレインである。
チャンネル領域、２６はコントロールゲート、２７はシ
ールディングゲート、２８はドレインである。
この後、コンタクト窓、電極配線を設ければ、半導体撮
像素子が完成する（図示せず）。
像素子が完成する（図示せず）。
なお、前述した裏面からの拡散工程に代わり、イオン注
入工程を用いることも考えられるが、前記半導体基板の
厚みを考慮すると相当大きなエネルギーをもつイオン注
入装置が必要となり、イオン注入に伴う結晶欠陥、製造
コストの増大などの欠点を有している。
入工程を用いることも考えられるが、前記半導体基板の
厚みを考慮すると相当大きなエネルギーをもつイオン注
入装置が必要となり、イオン注入に伴う結晶欠陥、製造
コストの増大などの欠点を有している。
また、高抵抗ｎ一層からなるチャンネル領域２４の厚み
βはおおよそ２μｍ〜１０μｍ程度である。
βはおおよそ２μｍ〜１０μｍ程度である。
（発明の効果）
以上説明したように、本発明によれば、ドレインないし
はソース領域とコントロールゲートおよびシールディン
グゲートからなる静電誘導トランジスタで各画素セルを
構成した半導体撮像装置の製造方法において、高抵抗ｎ
−基板を用い、かつ拡散工程とイオン注入工程を使用す
ることにより、従来制御が難しく、コスト高な高品位、
高抵抗エピタキシャル成長工程により形成していた高抵
抗ｎ一層からなるチャンネル領域を正確、均一に形成で
きる。
はソース領域とコントロールゲートおよびシールディン
グゲートからなる静電誘導トランジスタで各画素セルを
構成した半導体撮像装置の製造方法において、高抵抗ｎ
−基板を用い、かつ拡散工程とイオン注入工程を使用す
ることにより、従来制御が難しく、コスト高な高品位、
高抵抗エピタキシャル成長工程により形成していた高抵
抗ｎ一層からなるチャンネル領域を正確、均一に形成で
きる。
さらに高抵抗ｎ−基板を使用することから、エピタキシ
ャル成長工程では得られない、高抵抗値、おおよそ１０
０ｃｍ程度のものが得られる。
ャル成長工程では得られない、高抵抗値、おおよそ１０
０ｃｍ程度のものが得られる。
このことにより、静電誘導トランジスタ製造の上で、高
度な、また高価な微細加工工程が必要でなくなり、製造
歩留り、製造コストに多大な利益をもたらす。
度な、また高価な微細加工工程が必要でなくなり、製造
歩留り、製造コストに多大な利益をもたらす。
したがって、本発明方法によれば高歩留り、低コストで
優れた静電誘導トランジスタ画素セルからなる半導体撮
像装置が製造できる。
優れた静電誘導トランジスタ画素セルからなる半導体撮
像装置が製造できる。
第１図は従来の画素セルの素子断面図である。
第２図（ａ）（ｂ）（ｃ）および（ｄ）は、本発明方法
の実施例を示す製造工程を示す断面図である。 １・・・Ｓｔのｎ＋基板 ２・・・高抵抗エピタキシャル成長工程からなるｎ″′
層 ３・・・ドレイン ４・・・コントロールケ−＋−５・
・・シールディングゲート ６・・・コントロール電極 ２１・・・Ｓｉの高抵抗ｎ−基板 ２４・・・チャンネル領域 ２６・・・コントロールゲート ２７・・・シールディングゲート ２８・・・ドレイン 特許出願人 浜松ホトニクス株式会社 代理人 弁理士 井 ノ ロ 壽 才１図 才２図 （０） （ｂ）
の実施例を示す製造工程を示す断面図である。 １・・・Ｓｔのｎ＋基板 ２・・・高抵抗エピタキシャル成長工程からなるｎ″′
層 ３・・・ドレイン ４・・・コントロールケ−＋−５・
・・シールディングゲート ６・・・コントロール電極 ２１・・・Ｓｉの高抵抗ｎ−基板 ２４・・・チャンネル領域 ２６・・・コントロールゲート ２７・・・シールディングゲート ２８・・・ドレイン 特許出願人 浜松ホトニクス株式会社 代理人 弁理士 井 ノ ロ 壽 才１図 才２図 （０） （ｂ）
Claims (1)
- 高抵抗半導体から形成されたチャンネル領域を介して対
向する一導電型の一主電極領域および地主電極領域を前
記両生電極領域間に流れる電流を制御するために、前記
チャンネル領域に接して設けられた他導電型のコントロ
ールゲート領域とからなる静電誘導トランジスタを含み
、光励起によって生じた電子正孔対の一方がコントロー
ルゲート領域に蓄積され、これによって前記両生電極間
の電流を制御し得るように形成された画素セルを複数個
配列して成る半導体撮像装置の製造方法において、半導
体基板の光入射側面となる方の第１の面と反対側の第２
の面からのみ、半導体基板と同一導電型不純物を拡散す
る工程と、次に第１の面から前記半導体基板と同一導電
型不純物を、その深い部分が、前記第２の面より拡散し
て形成した拡散層と重なり、その浅い部分が前記第２の
面より拡散した不純物が拡散していない基板にあるよう
にイオン注入する工程と、コントロールゲート領域、シ
ールディングゲート領域を形成するための第１の拡散工
程と、ドレイン領域を形成するための第２の拡散工程と
から構成した半導体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124989A JPS6016460A (ja) | 1983-07-08 | 1983-07-08 | 半導体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124989A JPS6016460A (ja) | 1983-07-08 | 1983-07-08 | 半導体撮像装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6016460A true JPS6016460A (ja) | 1985-01-28 |
| JPH0527268B2 JPH0527268B2 (ja) | 1993-04-20 |
Family
ID=14899154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58124989A Granted JPS6016460A (ja) | 1983-07-08 | 1983-07-08 | 半導体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016460A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52104076A (en) * | 1976-02-27 | 1977-09-01 | Sony Corp | Semiconductor unit |
| JPS58105672A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
-
1983
- 1983-07-08 JP JP58124989A patent/JPS6016460A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52104076A (en) * | 1976-02-27 | 1977-09-01 | Sony Corp | Semiconductor unit |
| JPS58105672A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0527268B2 (ja) | 1993-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0151229B2 (ja) | ||
| EP0118568A1 (en) | Semiconductor image pickup device | |
| JPS5814569A (ja) | カラ−撮像装置 | |
| US4596605A (en) | Fabrication process of static induction transistor and solid-state image sensor device | |
| JPH01274468A (ja) | 固体撮像素子の製造方法 | |
| JPH0414547B2 (ja) | ||
| JPH0527268B2 (ja) | ||
| JP2901649B2 (ja) | 半導体装置及びそれを用いたカメラ | |
| JP3241084B2 (ja) | 固体撮像装置 | |
| JPH069236B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPS59108365A (ja) | 半導体装置及びその製造方法 | |
| JPH0228373A (ja) | 積層型固体撮像素子の製造方法 | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| JPH04218966A (ja) | 固体撮像装置 | |
| JPH01184954A (ja) | 固体撮像装置 | |
| JPS61123173A (ja) | 固体撮像装置及びその製造方法 | |
| JP2936826B2 (ja) | 固体撮像装置 | |
| JPS59108346A (ja) | 固体撮像装置の製造方法 | |
| JPS62256471A (ja) | 半導体撮像装置およびその製造方法 | |
| JPS59108458A (ja) | 固体撮像装置およびその製造方法 | |
| JPS6372151A (ja) | 固体撮像装置及びその製造方法 | |
| JPH0444469B2 (ja) | ||
| JPH02266566A (ja) | 固体撮像装置及びその製造方法 | |
| JP2002026303A (ja) | 固体撮像装置の製造方法 | |
| JPS6286862A (ja) | 電荷転送デバイス |