JPS60165692A - 表示装置のデ−タシフト方式 - Google Patents
表示装置のデ−タシフト方式Info
- Publication number
- JPS60165692A JPS60165692A JP2116284A JP2116284A JPS60165692A JP S60165692 A JPS60165692 A JP S60165692A JP 2116284 A JP2116284 A JP 2116284A JP 2116284 A JP2116284 A JP 2116284A JP S60165692 A JPS60165692 A JP S60165692A
- Authority
- JP
- Japan
- Prior art keywords
- data
- refresh
- address
- memory
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a)発明の技術分野
本発明は表示装置のりフレッシュメモリにシフト機能を
設けることにより、データの挿入を直達に実施し得る表
示装置(以下ディスプレイ装置と称する)のデータシフ
1方式に関する。
設けることにより、データの挿入を直達に実施し得る表
示装置(以下ディスプレイ装置と称する)のデータシフ
1方式に関する。
(b)従来技術と問題点
第1図はディスプレイ装置の一例を示す回路のブロック
図である。プロセッサ1はハスを経由してROM2から
プログラムを読出し、該プログラムの指示に基づきRA
M3のデータをリフレッシュメモリ4に書込むことで任
意の表示を行わ・υる。
図である。プロセッサ1はハスを経由してROM2から
プログラムを読出し、該プログラムの指示に基づきRA
M3のデータをリフレッシュメモリ4に書込むことで任
意の表示を行わ・υる。
リフレッシュメモリ4にはツー1′データが格納され、
表示制御回路5はリフレッシュメモリ4をアクセスして
コードデータを読出し、このツー1′データに基づき文
字発生回路6をアクセスしてビデオ信号を生成し、表示
部4に該ビデオ信号を送ることでリフレッシュメモリ4
の内容に対応してデータの表示を行わせる。
表示制御回路5はリフレッシュメモリ4をアクセスして
コードデータを読出し、このツー1′データに基づき文
字発生回路6をアクセスしてビデオ信号を生成し、表示
部4に該ビデオ信号を送ることでリフレッシュメモリ4
の内容に対応してデータの表示を行わせる。
従来のディスプレイ装置では表示されている文字列の中
に文字の挿入を行う場合、表示部7の画面に表示された
文字に対応してリフレッシュメモリ4に格納されている
文字コート列において、挿入される文字コートが格納さ
れる番地にある文字コードから後の番地の文字コート′
を総てプログラムで1番地ずつシフトさせる必要がある
。第2図は表示文字列に文字の挿入を行う場合の画面と
りフレッシュメモリとの対応を説明する図である。
に文字の挿入を行う場合、表示部7の画面に表示された
文字に対応してリフレッシュメモリ4に格納されている
文字コート列において、挿入される文字コートが格納さ
れる番地にある文字コードから後の番地の文字コート′
を総てプログラムで1番地ずつシフトさせる必要がある
。第2図は表示文字列に文字の挿入を行う場合の画面と
りフレッシュメモリとの対応を説明する図である。
同図(alに示す如く両面に対応してリフレッシュメモ
リトに文字のコードデータが格納される。表示文字列0
)、■、■2■、■、−かりフレソシュメ°むり1で0
番地から順次格納され、−、A、B。
リトに文字のコードデータが格納される。表示文字列0
)、■、■2■、■、−かりフレソシュメ°むり1で0
番地から順次格納され、−、A、B。
Cがn番地から順次格納されている。この場合同図(b
lの画面に示す如く表示文字列■、■、■、■。
lの画面に示す如く表示文字列■、■、■、■。
■の■と■の間にXを挿入するためには、リフレッシュ
メモリ上では■以降のコードデータを順次1番地ずつシ
フトして挿入文字Xを挿入する位置を空ける必要がある
。又更に(C1の画面に示す如くv4:xの隣に挿入す
る場合はメモリ上で■以降のコードデータを又順次1番
地ずつシフトして挿入文字Yを挿入する位置を空ける必
要がある。このため表示文字容量が大きいディスプレイ
装置、即らリフレッシュメモリの記1.a容量が大きく
なる程、シフl−才べきコードデータのシフト動作に時
間がかかるため、文字挿入速度が低下するという欠点が
ある。
メモリ上では■以降のコードデータを順次1番地ずつシ
フトして挿入文字Xを挿入する位置を空ける必要がある
。又更に(C1の画面に示す如くv4:xの隣に挿入す
る場合はメモリ上で■以降のコードデータを又順次1番
地ずつシフトして挿入文字Yを挿入する位置を空ける必
要がある。このため表示文字容量が大きいディスプレイ
装置、即らリフレッシュメモリの記1.a容量が大きく
なる程、シフl−才べきコードデータのシフト動作に時
間がかかるため、文字挿入速度が低下するという欠点が
ある。
(C)発明の1」的
本発明の目的は一1記欠点に鑑み、画面対応にデータを
格納しているリフレッシュメモリに、データをシフトす
る回路を設けることにより、文字挿入の速度を同速化す
ることが出来るディスプレイ装置のデータシフ1一方式
を提供することにある。
格納しているリフレッシュメモリに、データをシフトす
る回路を設けることにより、文字挿入の速度を同速化す
ることが出来るディスプレイ装置のデータシフ1一方式
を提供することにある。
(d)発明の構成
本発明の構成はりフレッシュメモリに格納されたデータ
に対応して表示画面にデータを表示する表示装置におい
て、前記リフレッシュメモリのりフレッシュタイミング
で読出されたデータを保持する保持手段と、該保持手段
に該データをnサイクル保持させた後前記すフレッシ□
メモリに送出させ、該リフレッシ−14タイミングで書
込ませるシフト制御手段とを設L−1、リフレッシュメ
モリの指定番地から以後の番地に格納されたデータをn
番地ずつシフl−して書込むようにしたものである。
に対応して表示画面にデータを表示する表示装置におい
て、前記リフレッシュメモリのりフレッシュタイミング
で読出されたデータを保持する保持手段と、該保持手段
に該データをnサイクル保持させた後前記すフレッシ□
メモリに送出させ、該リフレッシ−14タイミングで書
込ませるシフト制御手段とを設L−1、リフレッシュメ
モリの指定番地から以後の番地に格納されたデータをn
番地ずつシフl−して書込むようにしたものである。
(e)発明の実施例
本発明はりフレッシュメモリにダイナミックメモリを使
用し、該ダイナミックメモリから読出したデータをリフ
レッシュタイミングに同期してシフトする回路を設け、
リフレッシュサイクルを利用してメモリのりフレッシュ
と同時に前記データのシフトを行って、リフレッシュメ
モリの文字挿入番地からn番地ずつずれた番地に順次書
込み可能とすることにより、データの挿入を高速に実施
し得るようにしたものである。
用し、該ダイナミックメモリから読出したデータをリフ
レッシュタイミングに同期してシフトする回路を設け、
リフレッシュサイクルを利用してメモリのりフレッシュ
と同時に前記データのシフトを行って、リフレッシュメ
モリの文字挿入番地からn番地ずつずれた番地に順次書
込み可能とすることにより、データの挿入を高速に実施
し得るようにしたものである。
第3図は本発明の一実施例を示す回路のブロック図で、
第4図は第3図の動作を説明するタイムチャー1・であ
る。プロセッサ1はリクエストアービタ16を介し、リ
フレッシュタイミングを避け′ζリフレッシュメモリ4
をイネーブルとし、マルチプレクサ15を経てアドレス
を送出する。そしてリフレッシュメモリ4からコードデ
ータを読出しドライバ9を介して受信する。そしてこの
データを参照してレシーバ8を経由し、マルチプレクサ
10を経てリフレッシュメモリ4にコードデータを親込
む。
第4図は第3図の動作を説明するタイムチャー1・であ
る。プロセッサ1はリクエストアービタ16を介し、リ
フレッシュタイミングを避け′ζリフレッシュメモリ4
をイネーブルとし、マルチプレクサ15を経てアドレス
を送出する。そしてリフレッシュメモリ4からコードデ
ータを読出しドライバ9を介して受信する。そしてこの
データを参照してレシーバ8を経由し、マルチプレクサ
10を経てリフレッシュメモリ4にコードデータを親込
む。
リフレッシュカウンタ14はリクエストアービタ16を
介してリフレッシュメモリ4のリフレッシュタイミング
の優先権を確保し、マルチプレクサ15を経てリフレッ
シュメモリ4にリフレッシュアドレスを送出してリフレ
ッシュ動作を行わ・1)る。この時リフレッシュメモリ
4から読出されたデータは[a)を経て表示制御回路5
、ラッチ回路11と12、マルチプレクサ10及びドラ
イバ9に送出される。マルチプレクサ10は前記リフレ
ッシュメモリ4から読出されたデータをfblを経て同
一アドレスに送出し書込ませる。従ってリフレッシュメ
モリ4の内容は変化しない。
介してリフレッシュメモリ4のリフレッシュタイミング
の優先権を確保し、マルチプレクサ15を経てリフレッ
シュメモリ4にリフレッシュアドレスを送出してリフレ
ッシュ動作を行わ・1)る。この時リフレッシュメモリ
4から読出されたデータは[a)を経て表示制御回路5
、ラッチ回路11と12、マルチプレクサ10及びドラ
イバ9に送出される。マルチプレクサ10は前記リフレ
ッシュメモリ4から読出されたデータをfblを経て同
一アドレスに送出し書込ませる。従ってリフレッシュメ
モリ4の内容は変化しない。
シフト制御回路13はプロセッサlから挿入文字の挿入
位置を示すアドレスを受けるとランチ回路11と12を
制御して、当該アドレス以後のりフレッシュカウンタ1
4が零にfit帰する迄のアドレスに対するリフレッシ
ュメモリ4から読出されてランチ回路11と12に交互
にランチされているデータを、第4図に示す如くマルチ
プレクサ10に送出させる。マルチプレクサ10ばまず
ラッチ回路12の出力から交白−にリフレソシュメモリ
4にl+lの人力でボ1−如く送出する。即ちランチ回
路12のデータ、次にラッチ回路11のデータの如くで
ある。ここでリフレッシュアドレスのn番地からシフト
開始するとすれば、ラッチ回路11にcJn番地のデー
タがリフレッシュタイミングの2サイクル間ラッチされ
ており、続いてn+2番地のデータ、n+4番地のデー
タ、n+6番地のデータの如くデータが2サイクル間ラ
ッチされている。又ラッチ回路12にはn−1に続いて
n+1、n−13、n l−5、n+7の如くデータが
2サイクル間ラッチされている。シフト開始時に(al
にはn番地のデータが読出されており、ラッチ12には
n−1番地のデータがラッチされている。従ってマルチ
プレクサ10から送出されるラッチ回路12の出力はf
blに示す如くn−1番地のデータであり、n番地に書
込まれる。そしてn+1番地にはラッチ回路11の出力
でn番地にあったデータが書込まれる。続いてn+2番
地にはランチ回1#f12がラッチしている。1+1番
地のデータが書込まれる。以下順次1番地ずつシフトし
たデータが書込まれる。従ってプロセツサ1はn番地に
書込まれたn−1番地のデータを新に挿入するデータに
書き替えることで文字挿入を完了する。
位置を示すアドレスを受けるとランチ回路11と12を
制御して、当該アドレス以後のりフレッシュカウンタ1
4が零にfit帰する迄のアドレスに対するリフレッシ
ュメモリ4から読出されてランチ回路11と12に交互
にランチされているデータを、第4図に示す如くマルチ
プレクサ10に送出させる。マルチプレクサ10ばまず
ラッチ回路12の出力から交白−にリフレソシュメモリ
4にl+lの人力でボ1−如く送出する。即ちランチ回
路12のデータ、次にラッチ回路11のデータの如くで
ある。ここでリフレッシュアドレスのn番地からシフト
開始するとすれば、ラッチ回路11にcJn番地のデー
タがリフレッシュタイミングの2サイクル間ラッチされ
ており、続いてn+2番地のデータ、n+4番地のデー
タ、n+6番地のデータの如くデータが2サイクル間ラ
ッチされている。又ラッチ回路12にはn−1に続いて
n+1、n−13、n l−5、n+7の如くデータが
2サイクル間ラッチされている。シフト開始時に(al
にはn番地のデータが読出されており、ラッチ12には
n−1番地のデータがラッチされている。従ってマルチ
プレクサ10から送出されるラッチ回路12の出力はf
blに示す如くn−1番地のデータであり、n番地に書
込まれる。そしてn+1番地にはラッチ回路11の出力
でn番地にあったデータが書込まれる。続いてn+2番
地にはランチ回1#f12がラッチしている。1+1番
地のデータが書込まれる。以下順次1番地ずつシフトし
たデータが書込まれる。従ってプロセツサ1はn番地に
書込まれたn−1番地のデータを新に挿入するデータに
書き替えることで文字挿入を完了する。
(f)発明の詳細
な説明した如く、本発明はディスプレイ装置に文字挿入
を行う時、シフトすべきデータのシフトをメモリのりフ
レッシュタイミングで実施し、プログラムによるデータ
の釘書込みをする必要を無くしたため、リフレッシュメ
モリ内のデータシフト動作が高速となり、文字挿入の速
度をA速比すると共にプロセツサの負担を軽減すること
が出来る。
を行う時、シフトすべきデータのシフトをメモリのりフ
レッシュタイミングで実施し、プログラムによるデータ
の釘書込みをする必要を無くしたため、リフレッシュメ
モリ内のデータシフト動作が高速となり、文字挿入の速
度をA速比すると共にプロセツサの負担を軽減すること
が出来る。
第1図はディスプレイ装置の一例を示す回路のブロック
図、第2図は表示文字列に文字の挿入を行う場合の画面
とりフレッシュメモリとの対応を説明する図、第3図は
本発明の一実施例を示す回路のブロック図、第4図は第
3図の動作を説明するタイムチャートである。 1はプロセツサ、2はROM、3はRAM、4し[リフ
レッシュメモリ、5は表示制御回路、6は文字発生回路
、7ば表示部、8はレシーバ、9はトライバ、1(1,
15はマルチプレクサ、11゜12はランチ回路、13
はシフト制御回路、]4ばリフレッシュカウンタ、16
はりクエストアービタである。
図、第2図は表示文字列に文字の挿入を行う場合の画面
とりフレッシュメモリとの対応を説明する図、第3図は
本発明の一実施例を示す回路のブロック図、第4図は第
3図の動作を説明するタイムチャートである。 1はプロセツサ、2はROM、3はRAM、4し[リフ
レッシュメモリ、5は表示制御回路、6は文字発生回路
、7ば表示部、8はレシーバ、9はトライバ、1(1,
15はマルチプレクサ、11゜12はランチ回路、13
はシフト制御回路、]4ばリフレッシュカウンタ、16
はりクエストアービタである。
Claims (1)
- リフレッシュメモリに格納されたデータに対応して表示
F111面にデータを表示する表示装置において、前記
リフレッシュメモリのりフレッシュタイミングで続出さ
れたデータを保持する保持手段と、該保持手段に該デー
タをnサイクル保持させた後前記リフレッシュメモリに
送出させ、該リフレッシュタイミングで書込ませるシフ
ト制御手段とを設け、リフレッシュメモリの指定番地か
ら以後の番地に格納されたデータをn番地ずつシフl−
L、て書込むことを特徴とする表示装置のデータシフト
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2116284A JPS60165692A (ja) | 1984-02-08 | 1984-02-08 | 表示装置のデ−タシフト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2116284A JPS60165692A (ja) | 1984-02-08 | 1984-02-08 | 表示装置のデ−タシフト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60165692A true JPS60165692A (ja) | 1985-08-28 |
Family
ID=12047215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2116284A Pending JPS60165692A (ja) | 1984-02-08 | 1984-02-08 | 表示装置のデ−タシフト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60165692A (ja) |
-
1984
- 1984-02-08 JP JP2116284A patent/JPS60165692A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63131176A (ja) | 画像表示装置 | |
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| JPS59185A (ja) | 陰極線管デイスプレイ装置 | |
| JP2512945B2 (ja) | 画像メモリ装置 | |
| JPS58224382A (ja) | Crt表示用イメ−ジメモリのアクセス回路 | |
| JP3124166B2 (ja) | Vramの表示アドレス演算回路 | |
| JPS59177594A (ja) | デイスプレイ・メモリ制御方式 | |
| JPS59206881A (ja) | デイスプレイ装置 | |
| JPS62113193A (ja) | 記憶回路 | |
| JPS5991559A (ja) | メモリの書き込み回路 | |
| JP3160895B2 (ja) | 表示メモリ制御装置 | |
| JP2567982B2 (ja) | バストレース制御方式 | |
| JPS62133481A (ja) | 表示装置の制御装置 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPH02187989A (ja) | デュアルポートメモリ | |
| JPS6353588A (ja) | 表示装置 | |
| JPH10124022A (ja) | 画像表示装置 | |
| JPS6154535A (ja) | 最大値最小値演算回路 | |
| JPS63143588A (ja) | 非同期書き込み読み出し装置 | |
| JPS60192988A (ja) | 表示装置 | |
| JPS6030037B2 (ja) | メモリアドレス方式 | |
| JPS62223789A (ja) | 動画表示装置 | |
| JPS62243043A (ja) | メモリ駆動回路 | |
| JPS58154888A (ja) | 表示装置の高速処理装置 |