JPH10124022A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 画像表示用メモリの書き込み系と読み出し系
とで水平及び／又は垂直の周期が異なる場合でも画像表
示可能な画像表示装置を提供すること。 【解決手段】 画像表示装置として、読み出しポート３
ｂへの所定量の転送を繰り返すことにより書き込まれた
デジタル画像データを順次読み出し表示画像データとし
て出力する画像表示用メモリ３と、画像表示用メモリに
対する書き込みアドレスを発生させる書き込みアドレス
発生手段（６、７、８）と、画像表示用メモリに対する
読み出しアドレスを発生させる読み出しアドレス発生手
段（９、１０、１１）と、デジタル画像データを画像表
示用メモリへ書き込む前に一旦保持するバッファ手段２
と、読み出しアドレスを基に読み出し専用ポートへの転
送と書き込みアドレス発生手段とバッファ手段を制御す
るメモリ制御手段５と、を具備した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル画像デー
タを一旦画像表示用メモリに書き込み、その画像表示用
メモリから読み出すことによって該画像データを映し出
す画像表示装置に関する。

【０００２】

【従来の技術】従来の画像表示装置として、例えば図５
に示すように、撮像装置（図示せず）より得られたＶＧ
Ａ画像（水平６４０画素×垂直４８０画素）を、画素を
間引くことにより水平２８０×垂直２２０個の表示画素
から成る液晶表示パネル３４にて表示するものがある。
なお、液晶表示パネル３４を駆動するドライバの図示は
割愛する。

【０００３】書き込みデータ作成回路３１を用いて画素
を間引くことにより作成された書き込みデータは、画像
表示用メモリ３３の記憶部であるダイナミック・ランダ
ム・アクセス・メモリ（以下「ＤＲＡＭ」と記す）３３
ａに書き込まれ、表示画像データとしてシリアル・アク
セス・メモリ（以下、「ＳＡＭ」と記す）で構成された
読み出し専用ポートであるＳＡＭポート３３ｂから読み
出される。

【０００４】なお、書き込みデータ作成回路３１より出
力される書き込みデータの水平／垂直の周期と、ＳＡＭ
ポート３３ｂから読み出される表示画像データの水平／
垂直の周期は同一であるため、画像表示用メモリ３３の
制御は、垂直及び水平アドレスカウンタ３５、３６を書
き込み系と読み出し系とで共通して用いるメモリ制御回
路３７にて制御される。

【０００５】図６は、図５に示した従来技術の動作を示
すタイミングチャートであり、書き込みデータは、図６
のＡに示すように、書き込み水平期間内に書き込み有効
画素として書き込み水平期間毎に時間間隔をあけて書き
込みデータ作成回路３１から送られてくる。一方、画像
表示用メモリ３３から読み出される読み出しデータは、
図６のＢに示すように、読み出し水平期間内に読み出し
有効画素として読み出し水平期間毎に時間間隔をあけて
ＳＡＭポート３３ｂから読み出される。

【０００６】そして、ＤＲＡＭ３３ａは、図７に示すよ
うに２５６個のデータを１ページという単位で記憶し、
水平期間毎にページの先頭からデータが記憶される。よ
って、１水平期間分のデータは、２ページにわたって記
憶される。

【０００７】また、表示デジタル画像データを読み出す
ために、ＤＲＡＭ３３ａからＳＡＭポート３３ｂにデジ
タル画像データを転送する必要があるので、図６におい
て転送Ａとして表示したように、通常、読み出す直前に
転送制御が実行されている。

【０００８】但し、ＳＡＭポート３３ｂは限られた容
量、例えば２５６画素分の容量しかなく、液晶表示素子
３４の水平方向の画素数は２８０個であるので、１水平
期間内におけるデジタル画像データのＤＲＡＭ３３ａへ
の書き込み実行中に、ＳＡＭポート３３ｂへの転送を実
行しなければならない。この転送は、図６において転送
Ｂとして表示したように、水平アドレスカウンタ３６が
発生する水平アドレスの定まった位置で実行される。

【０００９】ここで、図５において、バッファ３２に入
力される画像データをデータＡ、バッファ３２より出力
される画像データをデータＢ、ＳＡＭポート３３ｂより
読み出される画像データをデータＣとする。また、図６
では、データＣがＳＡＭポート３３ｂの容量である２５
６個出力される毎に画像データはＤＲＡＭ３３ａからＳ
ＡＭポート３３ｂへの転送が行われるので、データＣに
２５６個毎にＤ０からＤ２５５の符号を付した。なお、
図６に示した書き込みクロック及び読み出しクロック
は、メモリ制御回路３７が発生し、バッファ３２の書き
込みと読み出し、ＤＲＡＭ３３ａへの書き込み、及びＳ
ＡＭポート３３ｂからの読み出しのタイミングを制御す
るものである。

【００１０】そして、図６に示すように、転送Ｂが行わ
れている期間に画像表示用メモリ３３に書き込まれるべ
きデジタル画像データ（データＡにおけるＤｎ（ｎは０
から２５５の整数のいずれか）及びＤｎ＋１）は、画像
表示用メモリ３３の前段に設けられたバッファ３２に保
持され、転送終了後該バッファ３２からデータＢとして
読み出される。該バッファ３２は画像表示用メモリ３３
と共にメモリ制御回路３７にて制御される

【００１１】

【発明が解決しようとする課題】しかしながら、上記従
来技術では、画像表示用メモリ３３の書き込み系と読み
出し系とで共通の垂直及び水平アドレスカウンタ３５、
３６を用いており、書き込み系の垂直／水平の周期と読
み出し系の垂直／水平の周期とが一致している場合には
画像データの表示は可能であるが、両周期が異なる場合
には表示することができないという欠点があった。

【００１２】例えば、元の画像をＶＧＡ画像よりも画素
数の多いＸＧＡ画像（水平１０２４画素×垂直７６８画
素）とした場合、表示素子の画素構成に応じて画素を間
引く処理に、ＶＧＡ画像よりも多くの時間を必要とする
ため、書き込みデータ作成回路から出力される書き込み
データの垂直／水平の周期の方が、画像表示用メモリか
ら読み出される表示画像データの垂直／水平の周期より
も長くなってしまう。よって、従来の画像表示装置では
ＸＧＡ画像を表示することができない。

【００１３】本発明は、画像表示用メモリの書き込み系
と読み出し系とで垂直及び／又は水平の周期が異なる場
合でも画像表示可能な画像表示装置を提供することを目
的とする。

【００１４】

【課題を解決するための手段】本発明は、上記課題を解
決するために、画像表示装置として、読み出しポートへ
の所定量の転送を繰り返すことにより書き込まれたデジ
タル画像データを順次読み出し表示画像データとして出
力する画像表示用メモリと、前記画像表示用メモリに対
する書き込みアドレスを発生させる書き込みアドレス発
生手段と、前記画像表示用メモリに対する読み出しアド
レスを発生させる読み出しアドレス発生手段と、デジタ
ル画像データを前記画像表示用メモリへ書き込む前に一
旦保持するバッファ手段と、前記読み出しアドレスを基
に前記読み出し専用ポートへの転送と前記書き込みアド
レス発生手段と前記バッファ手段を制御するメモリ制御
手段と、を具備した。

【００１５】さらに、前記書き込みアドレス発生手段は
書き込み垂直アドレスカウンタと書き込み水平アドレス
カウンタから構成され、前記読み出しアドレス発生手段
は読み出し垂直アドレスカウンタと読み出し水平アドレ
スカウンタから構成されている。

【００１６】さらに、前記書き込み垂直アドレスカウン
タと前記読み出し垂直アドレスカウンタは、１つのカウ
ンタを共用することにより構成されている。

【００１７】

【発明の実施の形態】以下図面に従い、本発明の実施の
形態について説明する。図１は本発明の第１の実施例で
ある画像表示装置を示した機能ブロック図である。本実
施例は、撮像装置等より得られたＸＧＡ画像（水平１０
２４画素×垂直７６８画素）を、画素を間引くことによ
り水平２８０×垂直２２０個の表示画素から成る液晶表
示パネル４にて表示するものである。

【００１８】図において、書き込みデータ作成回路１
は、ＸＧＡ画像を入力し、画素を間引くことにより水平
２８０×垂直２２０個の書き込みデータを作成する。作
成された書き込みデータは、バッファ２を介して画像表
示用メモリ３のＤＲＡＭ３ａに書き込まれる。そして、
読み出し専用ポートであるＳＡＭポート３ｂから読み出
され、液晶表示パネル４にて表示される。なお、液晶表
示パネル４を駆動するドライバの図示は割愛する。

【００１９】一方、バッファ２及び画像表示用メモリ３
はメモリ制御回路５にて制御されている。該メモリ制御
回路５には、書き込み垂直アドレスカウンタ６と書き込
み水平アドレスカウンタ７から得られる書き込みアドレ
スをもちいて書き込みを制御する書き込み制御回路８、
及び読み出し垂直アドレスカウンタ９と読み出し水平ア
ドレスカウンタ１０から得られる読み出しアドレスを用
いて読み出しを制御する読み出し制御回路１１からの制
御信号が入力されている。

【００２０】なお、ＳＡＭポート３ｂは限られた容量、
すなわち、２５６画素分の容量しかないため、デジタル
画像データをＤＲＡＭ３ａから読み出すには、２５６個
の画素データ毎にＳＡＭポート３ｂへの転送を実行しな
ければならない。

【００２１】次に、図２に示したタイミングチャートを
用いて本実施例の動作について説明する。書き込みデー
タは、図２のＡに示すように、書き込み水平期間内に書
き込み有効画素として書き込み水平期間毎に時間間隔を
あけて書き込みデータ作成回路１から送られてくる。一
方、画像表示用メモリ３から読み出される読み出しデー
タは、図２のＢに示すように、読み出し水平期間内に読
み出し有効画素として読み出し水平期間毎に時間間隔を
あけてＳＡＭポート３ｂから読み出される。図示の通
り、書き込み水平期間の方が読み出し水平期間よりも長
くなっている。すなわち、画像表示用メモリ３の書き込
み系と読み出し系では周期が異なる。これは、書き込み
データ作成回路１における画素を間引く処理に時間がか
かってしまうからである。

【００２２】そして、書き込みはバッファ２を介して行
われ、読み出しはＳＡＭポート３ｂを介して行われる。
なお、ＤＲＡＭ３ａからの画像データをＳＡＭポート３
ｂを介して読み出すには、ＳＡＭポート３ｂの容量であ
る２５６画素づつＳＡＭポート３ｂに順次転送しなけれ
ばならない。該転送は、表示する水平方向ラインの先
頭、すなわち、読み出し有効画素が現れる直前のタイミ
ング（転送Ａとして表示）と、ＳＡＭポート３ｂより２
５６画素読み出し終える直前のタイミング（転送Ｂとし
て表示）で行う。

【００２３】ＤＲＡＭ３ａは従来技術と同様、図７に示
したように２５６個のデータを１ページという単位で記
憶し、水平期間毎にページを更新しデータを記憶してい
る。そして、各ページには、アドレスが付されている。
そして、一回の転送動作に対して、ＤＲＡＭ３ａ上の１
ページ分のデジタル画像データがＳＡＭポート３ｂへ転
送されるので、転送時にページ毎にＤＲＡＭ３ａ上の転
送するページのアドレスを指定する。但し、転送実行
中、書き込みデータは一定の周期で書き込みデータ作成
回路１より送られてくるので、このデータを取りこぼし
てはならない。従って、本実施例では、転送のタイミン
グに接近した時点でＤＲＡＭ３ａへの書き込みデータの
書き込みを一旦中止する。そして、転送実行中に送られ
て来た書き込みデータは、画像表示用メモリ３の前段に
設けられたバッファ２に保持されているので、転送終了
後ここから出力される。なお、該転送のタイミングは、
メモリ制御回路５において読み出し制御回路１１からの
読み出しアドレス情報より検出する。

【００２４】ここで、バッファ２に入力される画像デー
タをデータＡ、バッファ２より出力される画像データを
データＢ、ＳＡＭポート３ｂより読み出される画像デー
タをデータＣとする。また、図２では、データＣがＳＡ
Ｍポート３ｂの容量である２５６個出力される毎に画像
データはＤＲＡＭ３ａからＳＡＭポート３ｂへの転送が
行われるので、データＣに２５６個毎にＤ０からＤ２５
５の符号を付した。なお、図２に示した書き込みクロッ
ク及び読み出しクロックは、メモリ制御回路５が発生
し、バッファ２の書き込みと読み出し、ＤＲＡＭ３ａへ
の書き込み、及びＳＡＭポート３ｂからの読み出しのタ
イミングを制御するものである。

【００２５】図２に示すように、データＣのデータＤ２
５５の読み出しを指示する読み出しクロックの立ち上が
りのタイミングから転送が開始される。転送が行われる
期間は図示の通り、データＡのデータＤｎの途中からデ
ータＤｎ＋１にかけて転送期間となっている。よって、
データＤｎ（ｎは０から２５５の整数のいずれか）及び
Ｄｎ＋１の書き込みを中止し、データＤｎ以降はバッフ
ァ２を介しての書き込みとなる。データＡの書き込みを
中止するタイミングは、メモリ制御回路１において、書
き込み制御回路８からの書き込みアドレス情報と、読み
出し制御回路１１からの読み出しアドレス情報より検出
する。

【００２６】そして、転送は書き込みを中止している間
に実行され、転送実行時に指定したページアドレスにお
けるＤＲＡＭ３ａの１ページ分（２５６画素分）のデー
タがＳＡＭポート３ｂへ転送され、ページアドレスをイ
ンクリメントし次の転送を待つ。

【００２７】一方、バッファ２は図３に示すようにレジ
スタ２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、・・・を直
列に接続したシフトレジスタ状の構成になっており、書
き込みを中止したデータＤｎ及びＤｎ＋１は、転送が終
了した後、書き込みデータの更新が行われる区切りで書
き込みが再開される。書き込みを中止したデータＡにお
けるデータＤｎから見れば、書き込みを再開するタイミ
ングは３つ後の書き込みサイクルとなるので、データＤ
ｎ以降のデータは、バッファ２内のスイッチ２ｓを切り
換え、図２及び図３にバッファＢという名称で図示した
ように、３段目のシフトレジスタ２ｃから取り出される
ことになる。

【００２８】なお、同一書き込み有効画素期間内で再度
転送による書き込み中止が行われた場合、バッファ２に
おける３段目より先のレジスタより出力されるデータを
書き込むことになる。また、バッファ２は書き込み有効
画素期間毎にリセットされ、リセットされた直後は、図
２及び図３にバッファＡという名称で図示したように、
入力されたデータＡが直接書き込みデータとして選択さ
れる。

【００２９】以上、本発明の第１の実施例について説明
したが、図１に示した書き込みデータ作成回路１に変え
て、垂直方向における画素を間引く速度を向上させるこ
とにより、画像表示用メモリ３の書き込み系と読み出し
系とで垂直方向の周期を一致させることができる書き込
みデータ作成回路２１を用いた場合、図４に示す第２の
実施例のように、書き込み系と読み出し系とで垂直アド
レスカウンタ２２を共用することができる。

【００３０】なお、第２の実施例は、図１に示した第１
の実施例とは書き込みデータ作成手段２１と垂直アドレ
スカウンタ２２のみが異なり、他の部分は同一であり図
１と同一の符号を付し、動作等の詳細な説明は割愛す
る。

【００３１】

【発明の効果】本発明によれば、読み出しポートへの所
定量の転送を繰り返すことにより書き込まれたデジタル
画像データを順次読み出し表示画像データとして出力す
る画像表示用メモリを用いた画像表示装置において、画
像表示用メモリの書き込み系と読み出し系とで垂直及び
／又は水平の周期が異なる場合でも画像表示可能な画像
表示装置を提供することができ、その効果は大である。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示した機能ブロック図
である。

【図２】本発明の第１の実施例の動作を示したタイミン
グチャートである。

【図３】本発明の第１の実施例の要部を示した機能ブロ
ック図である。

【図４】本発明の第２の実施例を示した機能ブロック図
である。

【図５】従来技術を示した機能ブロック図である。

【図６】従来技術の動作を示したタイミングチャートで
ある。

【図７】画像表示用メモリの構成を示した説明図であ
る。

【符号の説明】 １ 書き込みデータ作成回路 ２ バッファ ３ 画像表示用メモリ ３ａ ＤＲＡＭ ３ｂ ＳＡＭポート ４ 液晶表示パネル ５ メモリ制御回路 ６ 書き込み垂直アドレスカウンタ ７ 書き込み水平アドレスカウンタ ８ 書き込み制御回路 ９ 読み出し垂直アドレスカウンタ １０ 読み出し水平アドレスカウンタ １１ 読み出し制御回路 ２１ 書き込みデータ作成回路 ２２ 垂直アドレスカウンタ

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｇ０６Ｆ 3/14 ３１０ Ｇ０６Ｆ 3/14 ３１０Ｃ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 読み出しポートへの所定量の転送を繰り
   返すことにより書き込まれたデジタル画像データを順次
   読み出し表示画像データとして出力する画像表示用メモ
   リと、前記画像表示用メモリに対する書き込みアドレス
   を発生させる書き込みアドレス発生手段と、前記画像表
   示用メモリに対する読み出しアドレスを発生させる読み
   出しアドレス発生手段と、デジタル画像データを前記画
   像表示用メモリへ書き込む前に一旦保持するバッファ手
   段と、前記読み出しアドレスを基に前記読み出し専用ポ
   ートへの転送と前記書き込みアドレス発生手段と前記バ
   ッファ手段を制御するメモリ制御手段と、を具備するこ
   とを特徴とする画像表示装置。
2. 【請求項２】 前記書き込みアドレス発生手段は書き込
   み垂直アドレスカウンタと書き込み水平アドレスカウン
   タから構成され、前記読み出しアドレス発生手段は読み
   出し垂直アドレスカウンタと読み出し水平アドレスカウ
   ンタから構成されていることを特徴とする請求項１に記
   載の画像表示装置。
3. 【請求項３】 前記書き込み垂直アドレスカウンタと前
   記読み出し垂直アドレスカウンタは、１つのカウンタを
   共用することにより構成されていることを特徴とする請
   求項２に記載の画像表示装置。