JPS6016584B2 - パルス幅↓−直流変換回路 - Google Patents
パルス幅↓−直流変換回路Info
- Publication number
- JPS6016584B2 JPS6016584B2 JP15646277A JP15646277A JPS6016584B2 JP S6016584 B2 JPS6016584 B2 JP S6016584B2 JP 15646277 A JP15646277 A JP 15646277A JP 15646277 A JP15646277 A JP 15646277A JP S6016584 B2 JPS6016584 B2 JP S6016584B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulse
- signal
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
‘ａー 技術分野
本発明はパルス幅を直流に変換するパルス幅一直流変換
回路に係り、特にパルス幅が一定値以上になった場合に
直流出力をクリップすることが可能なパルス幅−直流変
換回路に関する。
回路に係り、特にパルス幅が一定値以上になった場合に
直流出力をクリップすることが可能なパルス幅−直流変
換回路に関する。
‘ｂ｝ 従釆技術
従来、パルス幅を直流に変換し、直流出力を一定値でク
リップしようとする場合には、直流出力側でクリップす
る方法が用いられていた。
リップしようとする場合には、直流出力側でクリップす
る方法が用いられていた。
クリップ回路としては例えば第１図のように、増幅器Ａ
と入力抵抗ＲＩと帰還抵抗Ｒ２及び、帰還抵抗Ｒ２と並
列に接続された定電圧ダイオードＺＤから構成されるリ
ミッター付の反転増幅回路等が用いられている。この回
路の特性は第２図のように、入力ｅ，が一定値以上にな
っても出力電圧ｅｏは定電圧ダイオードのゼナー電圧Ｖ
ｚ以上に上昇しないようになているので、直流出力のク
リップが可能である。しかしこの第１図のような回路構
成によると、定電圧ダイオードＺＤのゼナー電圧Ｖ２の
ばらつきによってクリップする値が一定にならないこと
や、クリップする値を変えたい場合でも簡単に変えられ
ない等の欠点や不便さがある。
と入力抵抗ＲＩと帰還抵抗Ｒ２及び、帰還抵抗Ｒ２と並
列に接続された定電圧ダイオードＺＤから構成されるリ
ミッター付の反転増幅回路等が用いられている。この回
路の特性は第２図のように、入力ｅ，が一定値以上にな
っても出力電圧ｅｏは定電圧ダイオードのゼナー電圧Ｖ
ｚ以上に上昇しないようになているので、直流出力のク
リップが可能である。しかしこの第１図のような回路構
成によると、定電圧ダイオードＺＤのゼナー電圧Ｖ２の
ばらつきによってクリップする値が一定にならないこと
や、クリップする値を変えたい場合でも簡単に変えられ
ない等の欠点や不便さがある。
‘ｃ｝ 発明の目的
本発明の目的は上記の欠点や不便さを除去し、簡単な構
成で、クリップする値を任意に設定することができ、し
かも設定後の安定性が良いクリップ回路付のパルス幅−
直流変換回路を提供しようとするものである。
成で、クリップする値を任意に設定することができ、し
かも設定後の安定性が良いクリップ回路付のパルス幅−
直流変換回路を提供しようとするものである。
｛ｄ｝ 一実施例の構成
以下添化図面を参照して、本発明の−実施例について詳
述する。
述する。
第３図に於いて、１はパルス信号源、２はパルス信号Ｓ
，の立上．りによって一定時間幅のパルス信号を発する
単安定マルチパイプレータ、３は単安定マルチパイプレ
ータ２の出力Ｓ２と入力パルス信号Ｓ，の論理積を得る
論理債回路、４は論理積回路３からのパルス出力を平均
化し直流出力を得る平均化回路である。｛ｅ｝ 作用 次に、このように構成された本発明の作用につし、て、
第４図のタイム・チャート及び第５図の特性図を使用し
説明する。
，の立上．りによって一定時間幅のパルス信号を発する
単安定マルチパイプレータ、３は単安定マルチパイプレ
ータ２の出力Ｓ２と入力パルス信号Ｓ，の論理積を得る
論理債回路、４は論理積回路３からのパルス出力を平均
化し直流出力を得る平均化回路である。｛ｅ｝ 作用 次に、このように構成された本発明の作用につし、て、
第４図のタイム・チャート及び第５図の特性図を使用し
説明する。
第３図のパルス信号Ｓ，を第４図ａ又はｂに示されるよ
うな、周期Ｔ、“１”時間幅Ｔ，の信号とし、単安定マ
ルチパイプレータ２はパルス信号Ｓ，が“０”→“１”
になると同時に“１”時間幅がＬのパルス信号Ｓ２を発
するものとする。ここでＴ，に対しＬがＴ．＜Ｔ２とす
れば、パルス信号Ｓ，と単安定マルチパイプレータ出力
Ｓ２の論理種出力Ｓ３は、第４図ａのＳ３となる。従っ
てＳ３の“１”電圧をＶとすればＳ３を平均化した出力
は第４図ａのＳ４のように細力＝生 ｍ■ となる。
うな、周期Ｔ、“１”時間幅Ｔ，の信号とし、単安定マ
ルチパイプレータ２はパルス信号Ｓ，が“０”→“１”
になると同時に“１”時間幅がＬのパルス信号Ｓ２を発
するものとする。ここでＴ，に対しＬがＴ．＜Ｔ２とす
れば、パルス信号Ｓ，と単安定マルチパイプレータ出力
Ｓ２の論理種出力Ｓ３は、第４図ａのＳ３となる。従っ
てＳ３の“１”電圧をＶとすればＳ３を平均化した出力
は第４図ａのＳ４のように細力＝生 ｍ■ となる。
また第４図ａの場合のＳ４出力クリップ値はＴ２で制限
されｓ４出力クリッ欄＝生 川‐■ となる。
されｓ４出力クリッ欄＝生 川‐■ となる。
従ってＴ．＜Ｔ２の条件が成立している間はＳ４出力は
クリップされない。次にＴ，＞Ｔ２となると、Ｓ４出力
は第４図ｂのタイムチャートに示されるように、単安定
マルチパイプレータ２の出力Ｓ２のＴ２時間によって決
定され、直流出力はそれ以上増加しなくなり、Ｓ４出力
はクリップされたことになる。
クリップされない。次にＴ，＞Ｔ２となると、Ｓ４出力
は第４図ｂのタイムチャートに示されるように、単安定
マルチパイプレータ２の出力Ｓ２のＴ２時間によって決
定され、直流出力はそれ以上増加しなくなり、Ｓ４出力
はクリップされたことになる。
従って単安定マルチパイプレータ２の出力時間幅Ｔ２を
変てやればＳ４出力のクリップ値も変化することになる
。以上により第３図のパルス入力Ｓ，と直流出力Ｓ４の
関係は第５図の特性となる。【ｆ｝ 他の実施例 本発明は以上述べた実施例に限定されず、第３図の単安
定マルチパイプレータ２に、パルス信号１を反転回路５
で反転した信号Ｓ，で単安定マルチパイプレータ２の出
力を“０”に強制リセツトできる機能を付加した第６図
のパルス幅−直流変換回路とすることもできる。
変てやればＳ４出力のクリップ値も変化することになる
。以上により第３図のパルス入力Ｓ，と直流出力Ｓ４の
関係は第５図の特性となる。【ｆ｝ 他の実施例 本発明は以上述べた実施例に限定されず、第３図の単安
定マルチパイプレータ２に、パルス信号１を反転回路５
で反転した信号Ｓ，で単安定マルチパイプレータ２の出
力を“０”に強制リセツトできる機能を付加した第６図
のパルス幅−直流変換回路とすることもできる。
この場合の第６図の動作は第７図ａ，ｂタイムチャート
に示されるように、単安定マルチパイプレータ２の出力
Ｓ２の“１”出力時間幅は、パルス信号１の“１”時間
幅Ｔ，以上に長くなることはなくなり、単安定マルチパ
イプレータ２が外釆ノイズによって誤動作すること等を
防止できる。咳）総合的効果 以上のように本発明によれば、出力のクリップレベルを
任意に変化、設定することができ、しかも設定後の安定
性が従来の方法と比べ非常に良く、また外来ノイズに対
しても誤出力を防止できるパルス幅−直流変換回路を得
ることができる。
に示されるように、単安定マルチパイプレータ２の出力
Ｓ２の“１”出力時間幅は、パルス信号１の“１”時間
幅Ｔ，以上に長くなることはなくなり、単安定マルチパ
イプレータ２が外釆ノイズによって誤動作すること等を
防止できる。咳）総合的効果 以上のように本発明によれば、出力のクリップレベルを
任意に変化、設定することができ、しかも設定後の安定
性が従来の方法と比べ非常に良く、また外来ノイズに対
しても誤出力を防止できるパルス幅−直流変換回路を得
ることができる。
第１図は従来のクリップ回路の実施例を示す図、第２図
は第１図の特性図、第３図は本発明の一実施例を示す図
、第４図ａ，ｂは第３図の動作を示すタイム・チャート
、第５図は第３図の特性図、第６図は本発明の他の実施
例を示す図、第７図ａ，ｂは第６図の動作を示すタイム
チャートである。 １・・・・・・パルス信号、２・…・・単安定マルチパ
イプレータ、３・・・・・・論理積回路、４・・・・・
・平均化回路、５・・・・・・反転回路。 第１図 第２図 第３図 第５図 第６図 第４図 第７図
は第１図の特性図、第３図は本発明の一実施例を示す図
、第４図ａ，ｂは第３図の動作を示すタイム・チャート
、第５図は第３図の特性図、第６図は本発明の他の実施
例を示す図、第７図ａ，ｂは第６図の動作を示すタイム
チャートである。 １・・・・・・パルス信号、２・…・・単安定マルチパ
イプレータ、３・・・・・・論理積回路、４・・・・・
・平均化回路、５・・・・・・反転回路。 第１図 第２図 第３図 第５図 第６図 第４図 第７図
Claims (1)
- 【特許請求の範囲】 １ パルス信号を入力し、出力信号の時間幅が任意に調
整可能な単安定マルチバイブレータ回路と、前記パルス
入力信号と単安定マルチバイブレータ回路から得られる
パルス信号の論理積を得る論理積回路と、この論理積回
路の出力を平均化する平均化回路とから成るパルス幅−
直流変換回路。 ２ パルス信号を入力し、出力信号の時間幅が任意に調
整可能なでかつリセツト信号によりリセツト可能な単安
定マルチバイブレータ回路と、前記パルス入力信号と単
安定マルチバイブレータ回路から得られるパルス信号の
論理積を得る論理積回路と、この論理積回路の出力を平
均化する平均化回路と、前記入力パルス信号を反転して
前記単安定マルチバイブレータ回路に供給する反転回路
とから成るパルス幅−直流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15646277A JPS6016584B2 (ja) | 1977-12-27 | 1977-12-27 | パルス幅↓−直流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15646277A JPS6016584B2 (ja) | 1977-12-27 | 1977-12-27 | パルス幅↓−直流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5489675A JPS5489675A (en) | 1979-07-16 |
| JPS6016584B2 true JPS6016584B2 (ja) | 1985-04-26 |
Family
ID=15628269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15646277A Expired JPS6016584B2 (ja) | 1977-12-27 | 1977-12-27 | パルス幅↓−直流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016584B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018088784A1 (en) | 2016-11-09 | 2018-05-17 | Samsung Electronics Co., Ltd. | Electronic apparatus and operating method thereof |
-
1977
- 1977-12-27 JP JP15646277A patent/JPS6016584B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5489675A (en) | 1979-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6016584B2 (ja) | パルス幅↓−直流変換回路 | |
| JP4618017B2 (ja) | パルス幅変調増幅器のクリップ抑止回路 | |
| US4499386A (en) | Trigger circuit | |
| JPS5915528B2 (ja) | 単安定マルチバイブレ−タ | |
| JPH0254695B2 (ja) | ||
| JPH0119453Y2 (ja) | ||
| JP2576517B2 (ja) | ノイズ低減回路 | |
| JP2624338B2 (ja) | 自動デューテイ調整回路 | |
| US5347278A (en) | Pulse density mapping method and circuit for delta sigma modulators | |
| JPS6026321B2 (ja) | 電力増幅器の過負荷検出回路 | |
| JPS6035844A (ja) | 光信号受信回路 | |
| JPH08315054A (ja) | アナログ除算回路 | |
| JPH01103168A (ja) | パルス幅変調波発生回路 | |
| KR890002174Y1 (ko) | 펄스 지연회로 | |
| JPS61224615A (ja) | クロツク信号周波数逓倍回路 | |
| JPS6241464Y2 (ja) | ||
| JP2690521B2 (ja) | 減電圧検出回路 | |
| JP2575458Y2 (ja) | メモリのリセット回路 | |
| JP2536648Y2 (ja) | リセット信号入力回路 | |
| JPH0445299Y2 (ja) | ||
| JPS6087508A (ja) | 直流阻止増幅回路 | |
| JPS6010447B2 (ja) | 単安定マルチバイブレ−タ | |
| JPH05283994A (ja) | リセット回路 | |
| JPH0548432U (ja) | 波形整形回路 | |
| JPS59203963A (ja) | レベル判定回路 |