JPS6016748B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6016748B2 JPS6016748B2 JP54112511A JP11251179A JPS6016748B2 JP S6016748 B2 JPS6016748 B2 JP S6016748B2 JP 54112511 A JP54112511 A JP 54112511A JP 11251179 A JP11251179 A JP 11251179A JP S6016748 B2 JPS6016748 B2 JP S6016748B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- insulating material
- aluminum
- film
- electrically insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置半導体装置の菱造方法にかかり、
とくに好ましくは浅い接合を有する半導体装置の電極配
線の装造方法に関するものである。
とくに好ましくは浅い接合を有する半導体装置の電極配
線の装造方法に関するものである。
従釆、半導体装置の電極材洋としては一般にアルミニウ
ムが使用されてきたが、アルミニウムは半導体材料と比
較的低い温度で合金反央をおこすため、超高周波増中用
トランジスタや超高速度スイッチ用トランジスタなどの
極度に浅い接合を有する半導体装置の場合には容易に反
応領域が接合部に到達して接合を破壊するという欠点が
あつた。
ムが使用されてきたが、アルミニウムは半導体材料と比
較的低い温度で合金反央をおこすため、超高周波増中用
トランジスタや超高速度スイッチ用トランジスタなどの
極度に浅い接合を有する半導体装置の場合には容易に反
応領域が接合部に到達して接合を破壊するという欠点が
あつた。
このため従来のアルミニウム電極を用いた半導体装置は
熱的に箸るしく不安定であった。この発明の目的は信頼
度の高い半導体装置を容易に得ることのできる新規なる
装造方法を提供することにある。すなわちこの発明の特
徴は、所定表面上にシリコン酸化膜を有する半導体基板
上に第１の金属層を形成し、該第１の金属層上に第２の
金属層を形成し、該第２の金属層上に第３の金属層を形
成した積層金属層体を選択的に電気絶縁物質に変換する
に際し、前記第２の金属層と前記第３の金属層とは異な
る上記変換特性を有し、これによりまず前記第３の金属
層を選択的に電気絶縁物質に変換し、しかる後に該第３
の金属層の電気絶縁物質に変換されない部分をマスクと
して該第３の金属層を選択的に電気絶縁物質に変換した
とは異なる条件で前記第２および第１の金属層の所定部
を順次選択的に電気絶縁部質に変換する半導体装置の袋
造方法である。このように積層金属体を選択的に電気的
絶縁物質に変換する工程を二度に分けて行うから、機方
向の形状が所定の値とすることができる。すなわちまず
第３の金属層を横方向への絶縁物質の藤がりも含めて所
定形状に選択酸化する。このときに第２の金属層はスト
ッパーの役割を行う。そして次に第２，第１の金属層の
選択酸化のできる条件でこれら金属層の変換を行うから
結局、全体の積層金属体は所定形状に形成される。しか
も積層金属体の全体を同じ条件で連続的に選択酸化を行
う場合、長い時間を必要としこのために第３の金属層上
の同一のマスクのみではそのマスクの劣化等も考えられ
、かつ断面形状が厚さ方向において異ることも考えられ
る。この点本発明では第３の金属層の残余せる部分もマ
スクとして作用するから第２，第１の金属層の選択酸化
は確実に行なわれる。又、２回に分けて選択酸化を行う
ことは厚さ方向の断面形状の制御、修正がその条件をコ
ントロールすることによって可能であることはいうまで
もない。この発明によれば、好ましくは半導体と良好な
オ−ム接触を保つために設けられた極めて薄いアルミニ
ウム薄膜層（以下同機）とこの上に接着したタンタル、
タングステンあるいはモリブデンからなる遮蔽膜層とさ
らにこの上に接着したアルミニウムからなる導電膜層と
から構成される電極が装造される。
熱的に箸るしく不安定であった。この発明の目的は信頼
度の高い半導体装置を容易に得ることのできる新規なる
装造方法を提供することにある。すなわちこの発明の特
徴は、所定表面上にシリコン酸化膜を有する半導体基板
上に第１の金属層を形成し、該第１の金属層上に第２の
金属層を形成し、該第２の金属層上に第３の金属層を形
成した積層金属層体を選択的に電気絶縁物質に変換する
に際し、前記第２の金属層と前記第３の金属層とは異な
る上記変換特性を有し、これによりまず前記第３の金属
層を選択的に電気絶縁物質に変換し、しかる後に該第３
の金属層の電気絶縁物質に変換されない部分をマスクと
して該第３の金属層を選択的に電気絶縁物質に変換した
とは異なる条件で前記第２および第１の金属層の所定部
を順次選択的に電気絶縁部質に変換する半導体装置の袋
造方法である。このように積層金属体を選択的に電気的
絶縁物質に変換する工程を二度に分けて行うから、機方
向の形状が所定の値とすることができる。すなわちまず
第３の金属層を横方向への絶縁物質の藤がりも含めて所
定形状に選択酸化する。このときに第２の金属層はスト
ッパーの役割を行う。そして次に第２，第１の金属層の
選択酸化のできる条件でこれら金属層の変換を行うから
結局、全体の積層金属体は所定形状に形成される。しか
も積層金属体の全体を同じ条件で連続的に選択酸化を行
う場合、長い時間を必要としこのために第３の金属層上
の同一のマスクのみではそのマスクの劣化等も考えられ
、かつ断面形状が厚さ方向において異ることも考えられ
る。この点本発明では第３の金属層の残余せる部分もマ
スクとして作用するから第２，第１の金属層の選択酸化
は確実に行なわれる。又、２回に分けて選択酸化を行う
ことは厚さ方向の断面形状の制御、修正がその条件をコ
ントロールすることによって可能であることはいうまで
もない。この発明によれば、好ましくは半導体と良好な
オ−ム接触を保つために設けられた極めて薄いアルミニ
ウム薄膜層（以下同機）とこの上に接着したタンタル、
タングステンあるいはモリブデンからなる遮蔽膜層とさ
らにこの上に接着したアルミニウムからなる導電膜層と
から構成される電極が装造される。
このような電極構造において、電極と半導体とのオーム
接触は半導体基板を適当な温度に加熱して得られる。こ
の際に、シリコンとアルミニウムの合金温度は５７５ｏ
○であり、一方タンタル、タングステン、あるいはモリ
ブデンとの合金温度は各々２４００ｑｏ、２１５０つ○
、１８７０００とアルミニウムに比べて極めて高温度で
あるから、シリコン基板の加熱温度をアルミニウムの合
金温度附近に選ぶことによりアルミニウム薄膜層のみを
シリコンと反応させて金属シリサィドを形成し良好なオ
ーム接触を得ることができる。形成される金属シリサイ
ド層の深さは加熱温度とアルミニウム膜の厚さによって
決まるから、あらかじめ接合の深さに対応してアルミニ
ウム膜の厚さを制御しておけば長時間の熱処理を施して
も接合の破壊をさげることができる。たとえば、シリコ
ン基板を４００ｑ０〜５０ぴ０に加熱してアルミニウム
薄膜とのオーミツク・コンタクトをとる場合、シリコン
基板中の最も浅い接合の深さが０．２〜０．８ミクロン
であれば、アルミニウム薄膜層の厚さは接合深に応じて
０．０１〜０．０５ミクロン以下とすれば、オーミック
・コンタクト用の熱処理およびその後の熱処理（一般に
５００００を越えることはない）によて接合が破壊する
のを防止できる。
接触は半導体基板を適当な温度に加熱して得られる。こ
の際に、シリコンとアルミニウムの合金温度は５７５ｏ
○であり、一方タンタル、タングステン、あるいはモリ
ブデンとの合金温度は各々２４００ｑｏ、２１５０つ○
、１８７０００とアルミニウムに比べて極めて高温度で
あるから、シリコン基板の加熱温度をアルミニウムの合
金温度附近に選ぶことによりアルミニウム薄膜層のみを
シリコンと反応させて金属シリサィドを形成し良好なオ
ーム接触を得ることができる。形成される金属シリサイ
ド層の深さは加熱温度とアルミニウム膜の厚さによって
決まるから、あらかじめ接合の深さに対応してアルミニ
ウム膜の厚さを制御しておけば長時間の熱処理を施して
も接合の破壊をさげることができる。たとえば、シリコ
ン基板を４００ｑ０〜５０ぴ０に加熱してアルミニウム
薄膜とのオーミツク・コンタクトをとる場合、シリコン
基板中の最も浅い接合の深さが０．２〜０．８ミクロン
であれば、アルミニウム薄膜層の厚さは接合深に応じて
０．０１〜０．０５ミクロン以下とすれば、オーミック
・コンタクト用の熱処理およびその後の熱処理（一般に
５００００を越えることはない）によて接合が破壊する
のを防止できる。
アルミニウム薄膜上のタワタル・タングステンまたはモ
リブデンの層はその上のアルミニウム導電層に対するバ
リアとして有効な厚さを有すればよい。下に述べる選択
酸化法を用いる場合は菱造上の便宜からたとえば０．１
ミクロン前後が好都合である。このように本発明の電極
構造を用いれば極めて浅い度合を有する半導体装置の場
合にも優れた熱日年安定性が得られる。更に本発明によ
れば、電極部の形成にあたっては従来のような選択エッ
チング法によらず、操択酸化法を用いるため、電極形成
と同時に半導体表面が電気的、化学的に安全な金属酸化
被膜で完全に覆われる。
リブデンの層はその上のアルミニウム導電層に対するバ
リアとして有効な厚さを有すればよい。下に述べる選択
酸化法を用いる場合は菱造上の便宜からたとえば０．１
ミクロン前後が好都合である。このように本発明の電極
構造を用いれば極めて浅い度合を有する半導体装置の場
合にも優れた熱日年安定性が得られる。更に本発明によ
れば、電極部の形成にあたっては従来のような選択エッ
チング法によらず、操択酸化法を用いるため、電極形成
と同時に半導体表面が電気的、化学的に安全な金属酸化
被膜で完全に覆われる。
このため半導体内部に形成されている接合は外部からの
汚れに対して保護され高い信頼度を得ることができる。
次に本発明をよりよく理解するために本発明について図
を用いて説明する。
汚れに対して保護され高い信頼度を得ることができる。
次に本発明をよりよく理解するために本発明について図
を用いて説明する。
各図の共通する部分については同一参照番号を付して示
してある。第１図ａ乃至ｇを参照するとこの発明の好ま
しい実施例の装造方法は、次に示すような選択陽極酸化
法を用いて行われる。始めに所定のＰＮ接合を有し、か
つ電極取出しのための開孔部を除いて他のすべての表面
部分がシリコン酸化膜２で覆われた半導体基板１〔第１
図ａ〕の表面に均一に厚さ０．０１ミクロンのアルミニ
ウム薄膜３を蒸着し、しかるのち引き続いて厚さ０．１
ミクロンのタンタル薄膜４および厚さ１．５ミクロンの
アルミニウム膜５を蒸着する〔第１図ｂ〕。次にアルミ
ニウム膜５の表面全体に第１の化成処理を施して厚さ約
０．１ミクロンの多孔性アルミナ膜６を形成する〔第１
図ｃ〕。この多孔性アルミナ膜６は次の第２の化成処理
工程においてホトレジストの接着性を増す効果がある。
多孔性アルミナ膜６の形成には１０％のクロム酸水溶液
を用い、化成電圧１０Ｖで１０分間定電圧化成するのが
適当である。次に多孔性アルミナ膜６の表剖にホトレジ
ストを施し、電極配線となる部分以外の部分をホトレジ
スト１２で覆い、ホトレジストをマスクとして第２の化
成処理を施し、多孔性アルミナ膜６のホトレジストが付
着していない部分に無孔性アルミナ膜７を形成する〔第
１図ｄ〕。この第２の化成処理はエチレングリコールに
側酸アンモンを飽和させた化成液を用い化成電圧８０Ｖ
で１５分間定電圧化成するのが適当である。ついで、ホ
トレジストを除去したのち、前記無孔性アルミナ膜７を
マスクとして第３の化成処理を施し、無孔性アルミナ膜
７で覆われた部分以外、すなわち多孔性アルミナ膜だけ
で覆われた部分のアルミニウム層５をその厚さ全体にわ
たって多孔性ァルミナ８に変換する〔第１図ｅ〕。第３
の化成処理は１０％の希硫酸を用い、化成電圧１０Ｖを
印加して定電圧化成を行なうのが好適である。この実施
例では約１５分間の化成処理で無孔性アルミナ膜７によ
ってマスクされた部分以外のアルミニウム層の部分が多
孔性ァルミナに変換される。また、この第３の化成処理
ではタルタン薄膜４はほとんど化成されない。これは、
タルタン酸化物は無孔性のものしかできず、多孔性の酸
化物をつくる化成液では無孔性酸化物は形成されないと
思われる。次にタルタン薄膜４を陽極酸化するために第
４の化成処理を施す。この際には前記の無孔性アルミナ
膜７に覆われて残存しているアルミニウム腰部分がマス
クとなり「これに覆われていない部分のタンタル薄膜部
分及びアルミニウム薄膜部分が陽極酸化されてタンタル
酸化物９及びアルミナ１０‘こ変換される。〔第１図ｆ
〕。第４の化成処理はクエン酸アンモニウムの３％水溶
液を化成液として用い、この実施例では化成電圧２０肌
で１５分間定電圧化成するのが適当である。次に半導体
基板に４５０℃にて１時間の熱処理を施す。この熱処理
によって電極部分と半導体との間に良好なオーム接触が
形成されると同時に陽極酸化によって形成されたアルミ
ナ及びタンタル酸化物が化学的に安定化される。最後に
外部リードまたは上層の配線層を取付けるための関孔部
１１を電極配線を覆うアルミナ膜７の所望の部分に設け
て、電極配線の形成を完了する〔第１図ｇ〕。この実施
例に示した製造方法で形成される半導体装置では、シリ
コン半導体と合金反応を起すアルミニウムの量が極めて
正確にかつ少量におさえられるため熱処理に対する安定
性が極めて高い。
してある。第１図ａ乃至ｇを参照するとこの発明の好ま
しい実施例の装造方法は、次に示すような選択陽極酸化
法を用いて行われる。始めに所定のＰＮ接合を有し、か
つ電極取出しのための開孔部を除いて他のすべての表面
部分がシリコン酸化膜２で覆われた半導体基板１〔第１
図ａ〕の表面に均一に厚さ０．０１ミクロンのアルミニ
ウム薄膜３を蒸着し、しかるのち引き続いて厚さ０．１
ミクロンのタンタル薄膜４および厚さ１．５ミクロンの
アルミニウム膜５を蒸着する〔第１図ｂ〕。次にアルミ
ニウム膜５の表面全体に第１の化成処理を施して厚さ約
０．１ミクロンの多孔性アルミナ膜６を形成する〔第１
図ｃ〕。この多孔性アルミナ膜６は次の第２の化成処理
工程においてホトレジストの接着性を増す効果がある。
多孔性アルミナ膜６の形成には１０％のクロム酸水溶液
を用い、化成電圧１０Ｖで１０分間定電圧化成するのが
適当である。次に多孔性アルミナ膜６の表剖にホトレジ
ストを施し、電極配線となる部分以外の部分をホトレジ
スト１２で覆い、ホトレジストをマスクとして第２の化
成処理を施し、多孔性アルミナ膜６のホトレジストが付
着していない部分に無孔性アルミナ膜７を形成する〔第
１図ｄ〕。この第２の化成処理はエチレングリコールに
側酸アンモンを飽和させた化成液を用い化成電圧８０Ｖ
で１５分間定電圧化成するのが適当である。ついで、ホ
トレジストを除去したのち、前記無孔性アルミナ膜７を
マスクとして第３の化成処理を施し、無孔性アルミナ膜
７で覆われた部分以外、すなわち多孔性アルミナ膜だけ
で覆われた部分のアルミニウム層５をその厚さ全体にわ
たって多孔性ァルミナ８に変換する〔第１図ｅ〕。第３
の化成処理は１０％の希硫酸を用い、化成電圧１０Ｖを
印加して定電圧化成を行なうのが好適である。この実施
例では約１５分間の化成処理で無孔性アルミナ膜７によ
ってマスクされた部分以外のアルミニウム層の部分が多
孔性ァルミナに変換される。また、この第３の化成処理
ではタルタン薄膜４はほとんど化成されない。これは、
タルタン酸化物は無孔性のものしかできず、多孔性の酸
化物をつくる化成液では無孔性酸化物は形成されないと
思われる。次にタルタン薄膜４を陽極酸化するために第
４の化成処理を施す。この際には前記の無孔性アルミナ
膜７に覆われて残存しているアルミニウム腰部分がマス
クとなり「これに覆われていない部分のタンタル薄膜部
分及びアルミニウム薄膜部分が陽極酸化されてタンタル
酸化物９及びアルミナ１０‘こ変換される。〔第１図ｆ
〕。第４の化成処理はクエン酸アンモニウムの３％水溶
液を化成液として用い、この実施例では化成電圧２０肌
で１５分間定電圧化成するのが適当である。次に半導体
基板に４５０℃にて１時間の熱処理を施す。この熱処理
によって電極部分と半導体との間に良好なオーム接触が
形成されると同時に陽極酸化によって形成されたアルミ
ナ及びタンタル酸化物が化学的に安定化される。最後に
外部リードまたは上層の配線層を取付けるための関孔部
１１を電極配線を覆うアルミナ膜７の所望の部分に設け
て、電極配線の形成を完了する〔第１図ｇ〕。この実施
例に示した製造方法で形成される半導体装置では、シリ
コン半導体と合金反応を起すアルミニウムの量が極めて
正確にかつ少量におさえられるため熱処理に対する安定
性が極めて高い。
接合の深さが０．３ミクロンのウオッシュドェミッタ構
造を有するシリコン半導体素子に従来のアルミニウム電
極を適用すると３００こ○の熱処理では約３０分間で、
４０ぴ○では約５分間でェミッタ接合短絡を引きおこす
が、本発明の実施例では４００００で２畑時間、５００
００で５時間の熱処理をおこなったが何らの損傷も認め
られなかった。上に、この発明について説明したが、こ
の発明の主たる部分は、半導体と良好なオーム接触を形
成する金属の制御された膜厚の薄膜層と、この上に被着
された半導体との反応温度が箸るしく高い金属の薄膜層
と「更にこの上に被着された良好な電気伝導性を有する
金属の膜層を積み重ねたのち陽極酸化法を適用して電極
配線に加工する工程にあり、この発明の大きな効果は熱
的に極めて安定な電極を持ち、かつ半導体表面が電気的
化学的に安定な金属酸化被覆で完全に保護された半導体
装置を容易かつ確実に得ることができることにある。
造を有するシリコン半導体素子に従来のアルミニウム電
極を適用すると３００こ○の熱処理では約３０分間で、
４０ぴ○では約５分間でェミッタ接合短絡を引きおこす
が、本発明の実施例では４００００で２畑時間、５００
００で５時間の熱処理をおこなったが何らの損傷も認め
られなかった。上に、この発明について説明したが、こ
の発明の主たる部分は、半導体と良好なオーム接触を形
成する金属の制御された膜厚の薄膜層と、この上に被着
された半導体との反応温度が箸るしく高い金属の薄膜層
と「更にこの上に被着された良好な電気伝導性を有する
金属の膜層を積み重ねたのち陽極酸化法を適用して電極
配線に加工する工程にあり、この発明の大きな効果は熱
的に極めて安定な電極を持ち、かつ半導体表面が電気的
化学的に安定な金属酸化被覆で完全に保護された半導体
装置を容易かつ確実に得ることができることにある。
従ってこの発明の技術的範囲は上記実施例に限定される
ものではなく、この発明の権利は特許請求の範囲に示す
全ての装置に及ぶ。
ものではなく、この発明の権利は特許請求の範囲に示す
全ての装置に及ぶ。
第１図ａ〜ｇは本発明による一実施例による装造方法の
各工程における半導体素子断面図である。 図中１はシリコン基体、２はシリコン酸化膜、３，５は
アルミニウム膜、４はタンタル膜、６，７，８，１０は
アルミナ、９はタンタル酸化物である。 髪′図
各工程における半導体素子断面図である。 図中１はシリコン基体、２はシリコン酸化膜、３，５は
アルミニウム膜、４はタンタル膜、６，７，８，１０は
アルミナ、９はタンタル酸化物である。 髪′図
Claims (1)
- １ 所定表面上にシリコン酸化膜を有する半導体基板上
に第１の金属層を形成し、該第１の金属層上に第２の金
属層を形成し、該第２の金属層上に第３の金属層を形成
した積層金属層体を選択的に電気絶縁物質に変換するに
際し、前記第２の金属層と前記第３の金属層とは異なる
上記変換特性を有し、これによりまず前記第３の金属層
を選択的に電気絶縁物質に変換し、しかる後に該第３の
金属層の電気絶縁物質に変換されない部分をマスクとし
て該第３の金属層を選択的に電気絶縁物質に変換したと
きとは異なる条件で前記第２および第１の金属層の所定
部を順次選択的に電気絶縁物質に変換することを特徴と
する半導体装置の装造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54112511A JPS6016748B2 (ja) | 1979-09-03 | 1979-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54112511A JPS6016748B2 (ja) | 1979-09-03 | 1979-09-03 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9140571A Division JPS557020B2 (ja) | 1971-11-15 | 1971-11-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5530899A JPS5530899A (en) | 1980-03-04 |
| JPS6016748B2 true JPS6016748B2 (ja) | 1985-04-27 |
Family
ID=14588472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54112511A Expired JPS6016748B2 (ja) | 1979-09-03 | 1979-09-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016748B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63158965U (ja) * | 1987-04-03 | 1988-10-18 |
-
1979
- 1979-09-03 JP JP54112511A patent/JPS6016748B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63158965U (ja) * | 1987-04-03 | 1988-10-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5530899A (en) | 1980-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5944824A (ja) | 自己整合型コンタクトを形成するリフトオフ方法 | |
| US3939047A (en) | Method for fabricating electrode structure for a semiconductor device having a shallow junction | |
| US3237271A (en) | Method of fabricating semiconductor devices | |
| US3806778A (en) | Insulated-gate field effect semiconductor device having low and stable gate threshold voltage | |
| US3864217A (en) | Method of fabricating a semiconductor device | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| US3848260A (en) | Electrode structure for a semiconductor device having a shallow junction and method for fabricating same | |
| JPS6284534A (ja) | 半導体装置の製造方法 | |
| JPS5823928B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6132421A (ja) | 半導体装置の製造方法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPH0353787B2 (ja) | ||
| JPS5847851B2 (ja) | チタン層を有する半導体素子の製造方法 | |
| JPS6119148A (ja) | 半導体装置の製造方法 | |
| JPS6313329B2 (ja) | ||
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH01110749A (ja) | 半導体装置の製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPS59181075A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPS6292340A (ja) | 半導体装置の製造方法 | |
| JPS5849023B2 (ja) | 半導体装置の製法 | |
| JPS60107855A (ja) | キヤパシタ | |
| JPS61159728A (ja) | 半導体装置の製造方法 | |
| JPS6329438B2 (ja) |