JPS5944824A - 自己整合型コンタクトを形成するリフトオフ方法 - Google Patents

自己整合型コンタクトを形成するリフトオフ方法

Info

Publication number
JPS5944824A
JPS5944824A JP58139524A JP13952483A JPS5944824A JP S5944824 A JPS5944824 A JP S5944824A JP 58139524 A JP58139524 A JP 58139524A JP 13952483 A JP13952483 A JP 13952483A JP S5944824 A JPS5944824 A JP S5944824A
Authority
JP
Japan
Prior art keywords
layer
item
opening
masking
organic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58139524A
Other languages
English (en)
Inventor
アルビン・ミルグラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS5944824A publication Critical patent/JPS5944824A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、大略、集積回路の製造に関するものであって
、更に詳細には、集積回路構成体に対し自己整合した電
気的接続領域を製造する為のリフトオフ技術に関するも
のである。
集積回路へ金属接続部を製造する為の技術としてリフ１
−オフ方法が脚光を浴びている。リフトオフという名称
は、集積回路の表面上で必要としない部分に付着されて
いる物質をその下側に存在するマスク層を除去すること
によって集積回路の表面から物理的に持ち上げることに
よって除去づるということから派生されたものである。
この様な場合に通常使用される従来のエツチング技術と
比較してリフ１〜オフ方法は種々の有利な点を有してい
る。例えば、プラズマでエツチング処理する場合の様に
活性領域に対して放射損失を発生することなしに一層精
緻な公差を得ることが可能である。
リフｌ−オフ方法を使用することにより高歩留りとする
ことが可能であり、且つす７１〜オフ方法に於いては殆
ど任意の物質を使用することが可能である。更に、リフ
トオフ方法によれば、極めて正確に形状構成した金属線
を形成することが可能であり、且つそれをパッシベーシ
ョン用物質で一層容易に被覆することが可能である。
リフトオフ方法を使用して金属コンタク１〜を製造する
典型的な従来の技術は、Ｊ、　Ｍ、Ｆｒａｒｙ及びＰ、
Ｓｅｅ、ｓｅ共著の゛微細金属線パターニング用リフト
オフ技術（１−１ｆｔ−Ｑ　ｆｆ　　Ｔｅｃｌｏ）ｉｑ
ｕｅｓ　　（。
ｒ　　　Ｆ　ｉｎｅ　　　Ｌ　ｉｎｅ　　Ｍｅｔａｌ　
　Ｐａｔｔｅｒｎｉｎｇ）　”　。
レミコンダクタ・インターナショナル、　１９ｆＮ年１
２月、７．２−８９頁の文献及び、Ｙ　、　ｌ−１ｏｍ
ｍａＷの゛高密度ＬＳＩメタリぜ−ション用ポリイミド
リフトオフ技術（Ｐｏｌｙｉｍｉｄｅ　　１ｉｆｔ−Ｑ
ＨＴｅｃｈｎｏｌｏｇｙ　　ｆｏｒ　　Ｈ１ｏｈ−Ｄ　
ｅｎｓｉｔｙ　　Ｌ　Ｓ　Ｉ　　Ｍ　ｅｔａｌｉｚａ口
Ｏｎ）”、ＩＥＥＥｌ−ランズアクションズ・オン・エ
レクトロン・デバイシス、ＥＤ−２８巻、　ＮＯ，５，
１９８１年５月、　　５５２−５５６頁の文献に記載さ
れている。
しかしながら、従来のリフトオフ方法に於いては、金属
コンタク１〜を製造−づる為に使用された場合に１，１
種々の欠点を有するものであった。第１に、リフトオフ
プロセスは自己整合型のものでない場合が多くあり、従
−）で二１ンタク１〜領域を画定する為に２個以上のマ
スクを使用することを必要としていた。第２に、この俤
な従来のリフトオフ方法を使用した場合には、半導体構
成体の上表面が非平坦状となり、従ってその後に物質層
を設けて被’Ｎｉ”Ｊるということが一層困難なもので
あった。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消することを目的どづ°る
。即ち、本発明は、従来の方法に於ける欠点を解消しり
７１〜オフ方法を使用して自己整合型］ンタク１〜構成
体を提供することを可能とするものである。特に、本発
明によれば、絶縁物質からなるフィールドによって周囲
の金属コンタク１〜から電気的に分１ｉｌｌｔされてい
る自己整合型金属コンタクトを提供するものである。従
って、本発明によれば、Ｗ４後の製造工程に於いて一層
扱い易い平坦な表面が提供される。
本発明の１実施形態に於いては、半導体構成体の表面上
に自己整合した領域を製造する為のリフトオフ方法を提
供するものであって、前記方法が、前記半導体構成体の
表面上に第１物質からなる層を付着し、前記第１物質か
らなる層の上にマスク用の有機物質からなる層を付着し
、前記第１物買からなる層の領域を露出させる為にマス
ク用有機物質からなる層内に開口を画定し、下側に存在
ブる半導体構成体の領域を露出させる為に各露出された
第１物質からなる領域を除去し、前記マスク用有機物質
からなる表面上及び前記間口内に第２物質を付着させる
上記各工程を有することを特徴とするものである。典型
的には、前記マスク用有機物質及びその上に付着される
第２物質を除去して第２物質からなる領域が第１物質に
よって囲繞される実質的に平坦な構成体を形成りる。
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。特に、以下に記載する本発明
の好適実施例は、半導体構成体の表面に電気的接続部を
形成する方法に関して記載するものであるが、本発明方
法はその他の分野に於いても適用可能であることは勿論
である。例えば、周囲の物質と自己整合させて半導体構
成体の表面上に第１領域を形成する様な集積回路の製造
に於ける任意の工程に於いて本発明方法を適用すること
が可能である。
第１図は、公知の工程を使用して製造することの可能な
半導体構成体の断面図である。第１図に示した如く、シ
リコン基板１０の上表面上に二酸化シリコン層１２を形
成する。基板１０は純粋なシリコンウェハとすることが
可能であるが、一方基板１０は集積回路の様にその中に
種々の能動及び受動電子］ンボーネン１〜が形成されて
いるものであっても良い。好適実施例に於いては、基板
１０は集積回路を有するものであって、本発明方法はそ
の様な集積回路の表面に於ける種々の領域へ自己整合型
の電気的接続を製造する為に使用されるものである。ウ
ェハ１０の上表面上に形成されている二酸化シリコン層
１２は０．５乃至１．０ＪＩｍの厚さを有しており、ウ
ェハ１０を約　１，２００’Ｃの温度へ６時間加熱する
様な熱酸化工程を使用することによって形成することが
可能である。
二酸化シリコン層１２の上表面上に、　１．５乃至４μ
ｍの程度の比較的厚いボリイミ１〜物質からなる層を付
着形成させる。好適実施例に於いては、チバガイギー社
製のＸ　Ｕ　２１８１−（Ｐ物質を有するものである。
このポリイミド物質を、通常、流動状態で付着さゼ、次
いで養生させることにＪ：つ゛（固化させる。本発明の
幾つかの実施例に於いては、ポリイミド物質１５の二酸
化シリコン１２の表面に対する付着を改善する為に、最
初に二酸化シリコン層１２の表面に、例えば、デコボン
ネ］のＶＭ６５１の様なシロキザン物質である付着ｆ戻
進剤を付与する。ポリイミド物質１５の上表面上に、典
型的には、０．１０乃至０．２５ｐｆｆｌの厚さの二酸
化シリコン薄層１８を形成する。この二酸化シリコン層
１８は、ＣＶＤ、熱蒸着、又はその他の公知の技術を使
用して付着させることが可能である。最後に、二酸化シ
リコン層１８の上表面上にホトレジス１へ層２１を付着
させる。ボトレジス１−２１は、通常、ポジディプのホ
トレジスト ３ｂｉｐｌｅｙ社製のΔＺ１４５０Ｊを使用することが
可能である。最後に、第１図に示した如く、小トレシス
ト２１内に開口２３を形成し二酸化シリコン基板１８の
表面を露出させる。開口２３を形成する場合に、公知の
ボトリソクラフィ技術，電子ビームによる直接露光，又
はその他の公知の技術を使用づることが可能である。
次いで、かくして１９られた構成体を第２図に図示した
如く処理する。即ち、まず、ＣＣｆｆａ及び２０％乾燥
ル１素プラスマカスエツヂ〉・グプロセスを行なっで、
開［」２３を介して二酸化シリコン層１８を除去する。
プラズマエツチング装置からウェハを取除くことなしに
、エツチングガスを純粋酸素へ切換えて、酸素プラズマ
を使用してポリイミド物質１５をエツチング処理する。
この工程によって、小１〜Ｌ／ジス１〜層２１が完全に
除去される。
二酸化シリ］）／Ｒ１２が露出される迄この工程を継続
する。ｂび、ウェハをプラズマエツチング装置から取出
すことなしにエツチングガスをＣＦａ及び３５％水素へ
切換え、構成体１００表面が露出されるまで二酸化シリ
コン１２をエツチングする。ＣＦａ　と水素との混合ｉ
ｆスを使用する理由は、それがポリイミド１５の様な有
機物質ど反応ηることかなく、且つそれがシリコンの上
に二酸化シリコンを設けた信成に対して約１０対１の選
択性を有するからである。次いで、その結果得られた構
成体を塩酸に浸漬してプラズマエツチング装置からの残
留物を除去する。その結果得られるＩＦｌｉ＠が第２図
に示したものである。
好適実施例に於いては、本構成体をプラズマ反応器内に
戻し、乾燥機素プラズマエツヂングを使用して等方性エ
ツチングを行ない間口２３の寸法を拡大すると共にポリ
イミド１５を付加的に除去する。典型的には、窓２３及
びポリイミド１５の全体的な幅は０．１乃至０．２ＪＩ
Ｉｌ＋増加覆る。別の実施例に於いては、硫酸と過ｌｌ
ｑ化水素の混合物を使用してポリイミド物質１５を化学
的にエッチバンクし同様の結果を得る。
次いで、第４図に示した如く、本構成体の表面上及び開
口２３内に選択物質２２を付着させる。
金属コンタク１−を形成する場合の好適実施例に於いて
は、選択物質２２は基板１０の表面への電気的接続を形
成づる為に使用されるアルミニウム合金又は金属シリ１
ノイドを有している。又、好適実施例に於いては、選択
物質２２を二酸化シリコン層１２の厚さ、即ち０．５乃
至’１．Ｏｐｍの厚さと実質的に等しい厚さに付着させ
る。この様にして、本リフトオフプロレスを完了した後
には実質的に平坦な表面が得られることとなる。
好適実施例に於いては、良好な金属カベレッジ即ち被覆
を得る為に、第３図に示した構成体を約３２５℃の温度
に加熱した後に選択金属２２をイ」着させる。開口２３
内のポリイミド物質１５の露出された端部上に付着され
る選択金属２２の量を可及的に少量とさせる為に、金属
を垂直方向から付着させることが望ましい。
次いで、第４図及び第５図を比較することによって明ら
かな如く、ポリイミド１５と二酸化シリコン１８と金属
２２とを有ｌるリフトオフ構成体を除去する。この様な
り７１へオフ構成体を除去する為に使用される特定の技
術は使用されるボ１月イミド物質１５のタイプに依存す
る。上述したチハガイギー物質を使用する好適実施例に
於いては、リフトオフ構成体を塩化メヂレン内に浸漬さ
せ超音波攪拌することによってリフトオフ構成体を除去
する。ポリイミド１５の横方向エッチバックにより、リ
フトオフ構成体をより一層完全に除去することが可能で
あり、且つ開口の直径より約０．１ｐｍ大きなメタリゼ
ーションを形成づることがｉｉＪ能であることが判明し
た。
その結果骨られる構成を第５図に示してあり、二酸化シ
リコン１２の上表面と金属２２の上表面とは実質的に平
坦な表面２５を画定するものでｄうろことが明らかであ
る。この様に実質的に平坦な表面が形成されるので、従
来のリフトオフ方法よりも高い信頼性を持って本構成体
をパッシベート乃至は絶縁する為の物質層を１ｉｌｊ後
に形成することを可能とするものである。
本発明の別の実施例に於いては、開口２３内の二酸化シ
リコン１２の端部を多少エツチングする工程を有するも
のである。このことは、開口をエツチングした後でメタ
リゼーションを行なう前につ■ハを弗化水素酸溶液内に
浸漬することによって達成覆ることが可能である。弗化
水素酸は化学的に二酸化シリコンと反応し、第６図に示
した如く、開口の端部をエツチングする。この様にして
、第７図に示した如く、メタリゼーション及びす７１−
オフを行なった後に基板１０の露出表面上の一層完全な
金属被覆を確保することが可能である。
更に、開口２３の角部の傾斜が緩かであるので、金属の
付着を低温で行なうことを可能とする。
以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱覆ることなしに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図は本発明の方法を行なう初期の段階に於ける構造
を示した半導体構成体の断面図、第２図は第１図に示し
た構成体に非等方性エツチングを施した後の状態を示し
た断面図、第３図は第２図の構造に更に等方性エツチン
グを行なった後の状態を示した断面図、第４図は金属層
を付着した後の状態を示した断面図、第５図はマスク用
有機物買をリフトオフした後の状態を示した断面図、第
６図は本発明の別の実施例に於いて二酸化シリコン１２
を付加的にエツチングした後の状態を示した断面図、第
７図は金属付着及びマスク物質を除去した後の状態を示
した断面図、である。 （符号の説明） １０：　シリコン基板 １２：　二酸化シリコン□ １５：　ポリイミド １８二　二酸化シリコン ２１：　ホ１〜レジス］へ ２３：　開口 ＦＩＧ、２ ＦＩＧ、５ ＦＩＧ、７ −１α

Claims (1)

  1. 【特許請求の範囲】 １、半導体構成体の表面上に第１物質及び第２物質から
    なる自己整合領域を製造覆る為のリフトオフ方法に於い
    て、前記半導体構成体の表面上に第１物質層をＤ＠し、
    前記第１物質層上にマスク用有機物質層をイ」着し、前
    記第１物質層の領域を露出させる為に前記マスク用有機
    物質層内に開口を画定し、前記半導体構成体の領域を露
    出させる為に各露出された前記第１物質領域を除去し、
    前記マスク用有機物質の表面上及び前記開口内に第２物
    質を付着させる、上記各工程を有することを特１敦とす
    る方法。 ２、上記第１項に於いて、更に、前記第２物質を付着さ
    せた後に前記マスク用有機物質を全て除去する工程を右
    づることを特徴とする方法。 ３、上記第１項に於いて、前記除去する工程が前記開口
    を介して前記第１層を等方面にエツチングすることを特
    徴とする方法。 ４、上記第１項に於いて、前記マスク用有機物質がポリ
    イミドを有することを特徴とする方法。 ５、上記第４項に於いて、前記第１物質が二酸化シリコ
    ンを有することを特徴とする方法。 ６、上記第５項に於いて、前記第２物質が導電性物質を
    有することを特徴とする方法。 ７、上記第６項に於いて、前記開口を画定づる工程が、
    前記マスク用有機物質層上に少なくとも１個の上積み層
    を付着し、前記上積み層内に開口を形成し、前記上積み
    層内の開口を介して前記マスク用有機物質をエツチング
    する、上記各■稈を有することを特徴とする方法。 ８、上記第７項に於いて、前記上積みマスク用物質がホ
    トレジストを有することを特徴とする方法。 ９、上記第８項に於いて、前記上積みマスク用物質がホ
    トレジストを被着した二酸化シリコン層を有することを
    特徴とする特許 １０、上記第９項に於いて、前記半導体構成体がシリコ
    ンを有することを特徴とする方法。
JP58139524A 1982-08-02 1983-08-01 自己整合型コンタクトを形成するリフトオフ方法 Pending JPS5944824A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US404109 1982-08-02
US06/404,109 US4440804A (en) 1982-08-02 1982-08-02 Lift-off process for fabricating self-aligned contacts

Publications (1)

Publication Number Publication Date
JPS5944824A true JPS5944824A (ja) 1984-03-13

Family

ID=23598200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58139524A Pending JPS5944824A (ja) 1982-08-02 1983-08-01 自己整合型コンタクトを形成するリフトオフ方法

Country Status (5)

Country Link
US (1) US4440804A (ja)
EP (1) EP0100735B1 (ja)
JP (1) JPS5944824A (ja)
CA (1) CA1204224A (ja)
DE (1) DE3375962D1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
US4584761A (en) * 1984-05-15 1986-04-29 Digital Equipment Corporation Integrated circuit chip processing techniques and integrated chip produced thereby
WO1987002026A1 (fr) * 1984-05-28 1987-04-09 Shuhara Akira Procede de production d'un film a base de bioxyde de silicium
KR940000750B1 (ko) * 1986-03-05 1994-01-28 스미토모덴기고교 가부시키가이샤 반도체장치 및 그 제조방법
US4777060A (en) * 1986-09-17 1988-10-11 Schwarzkopf Development Corporation Method for making a composite substrate for electronic semiconductor parts
US5171718A (en) * 1987-11-27 1992-12-15 Sony Corporation Method for forming a fine pattern by using a patterned resist layer
JPH0269936A (ja) * 1988-07-28 1990-03-08 Siemens Ag 半導体材料上の樹脂構造の形成方法
KR920004538B1 (ko) * 1988-08-11 1992-06-08 삼성전자 주식회사 반도체장치의 제조방법
JPH0355852A (ja) * 1989-07-25 1991-03-11 Sony Corp 半導体装置の製造方法
US5112448A (en) * 1989-11-28 1992-05-12 The Boeing Company Self-aligned process for fabrication of interconnect structures in semiconductor applications
US5589423A (en) * 1994-10-03 1996-12-31 Motorola Inc. Process for fabricating a non-silicided region in an integrated circuit
US5516710A (en) * 1994-11-10 1996-05-14 Northern Telecom Limited Method of forming a transistor
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
TWI246633B (en) 1997-12-12 2006-01-01 Applied Materials Inc Method of pattern etching a low k dielectric layen
US6873087B1 (en) 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
SG142150A1 (en) 2000-07-16 2008-05-28 Univ Texas High-resolution overlay alignment systems for imprint lithography
CN1262883C (zh) 2000-07-17 2006-07-05 得克萨斯州大学系统董事会 影印用于平版印刷工艺中的自动化液体分配的方法和系统
US6954275B2 (en) * 2000-08-01 2005-10-11 Boards Of Regents, The University Of Texas System Methods for high-precision gap and orientation sensing between a transparent template and substrate for imprint lithography
EP1390975A2 (en) * 2000-08-21 2004-02-25 The Board Of Regents, The University Of Texas System Flexure based translation stage
US20050274219A1 (en) * 2004-06-01 2005-12-15 Molecular Imprints, Inc. Method and system to control movement of a body for nano-scale manufacturing
AU2001297642A1 (en) 2000-10-12 2002-09-04 Board Of Regents, The University Of Texas System Template for room temperature, low pressure micro- and nano-imprint lithography
US6964793B2 (en) * 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
GB0128617D0 (en) * 2001-11-29 2002-01-23 Denselight Semiconductors Pte Self-aligned v-groove and deep trench etching of semiconductors
US6932934B2 (en) * 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6916584B2 (en) 2002-08-01 2005-07-12 Molecular Imprints, Inc. Alignment methods for imprint lithography
US7071088B2 (en) * 2002-08-23 2006-07-04 Molecular Imprints, Inc. Method for fabricating bulbous-shaped vias
US8349241B2 (en) * 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6929762B2 (en) * 2002-11-13 2005-08-16 Molecular Imprints, Inc. Method of reducing pattern distortions during imprint lithography processes
US6871558B2 (en) * 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
US7452574B2 (en) * 2003-02-27 2008-11-18 Molecular Imprints, Inc. Method to reduce adhesion between a polymerizable layer and a substrate employing a fluorine-containing layer
US20040168613A1 (en) * 2003-02-27 2004-09-02 Molecular Imprints, Inc. Composition and method to form a release layer
US7122079B2 (en) * 2004-02-27 2006-10-17 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7157036B2 (en) 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US20050160934A1 (en) * 2004-01-23 2005-07-28 Molecular Imprints, Inc. Materials and methods for imprint lithography
US7136150B2 (en) 2003-09-25 2006-11-14 Molecular Imprints, Inc. Imprint lithography template having opaque alignment marks
US20050084804A1 (en) * 2003-10-16 2005-04-21 Molecular Imprints, Inc. Low surface energy templates
US7122482B2 (en) * 2003-10-27 2006-10-17 Molecular Imprints, Inc. Methods for fabricating patterned features utilizing imprint lithography
US20050106321A1 (en) * 2003-11-14 2005-05-19 Molecular Imprints, Inc. Dispense geometery to achieve high-speed filling and throughput
US8076386B2 (en) * 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) * 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US20050276919A1 (en) * 2004-06-01 2005-12-15 Molecular Imprints, Inc. Method for dispensing a fluid on a substrate
US20050275311A1 (en) * 2004-06-01 2005-12-15 Molecular Imprints, Inc. Compliant device for nano-scale manufacturing
US7357876B2 (en) * 2004-12-01 2008-04-15 Molecular Imprints, Inc. Eliminating printability of sub-resolution defects in imprint lithography
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US7906058B2 (en) * 2005-12-01 2011-03-15 Molecular Imprints, Inc. Bifurcated contact printing technique
US7803308B2 (en) * 2005-12-01 2010-09-28 Molecular Imprints, Inc. Technique for separating a mold from solidified imprinting material
US7670530B2 (en) * 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
US7670529B2 (en) * 2005-12-08 2010-03-02 Molecular Imprints, Inc. Method and system for double-sided patterning of substrates
US7802978B2 (en) 2006-04-03 2010-09-28 Molecular Imprints, Inc. Imprinting of partial fields at the edge of the wafer
US8142850B2 (en) 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US8850980B2 (en) 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US7780893B2 (en) * 2006-04-03 2010-08-24 Molecular Imprints, Inc. Method of concurrently patterning a substrate having a plurality of fields and a plurality of alignment marks
US7547398B2 (en) * 2006-04-18 2009-06-16 Molecular Imprints, Inc. Self-aligned process for fabricating imprint templates containing variously etched features
US8012395B2 (en) * 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
US8927407B2 (en) 2012-01-20 2015-01-06 Globalfoundries Inc. Method of forming self-aligned contacts for a semiconductor device
US8928048B2 (en) 2013-01-17 2015-01-06 Globalfoundries Inc. Methods of forming semiconductor device with self-aligned contact elements and the resulting device
US8940633B2 (en) 2013-03-05 2015-01-27 Globalfoundries Inc. Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
US8946075B2 (en) 2013-03-05 2015-02-03 Globalfoundries Inc. Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
US9728444B2 (en) * 2015-12-31 2017-08-08 International Business Machines Corporation Reactive ion etching assisted lift-off processes for fabricating thick metallization patterns with tight pitch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156583A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Electrode formation method in semiconductor device
JPS5376745A (en) * 1976-12-20 1978-07-07 Fujitsu Ltd Production of semiconductor device
JPS5530300A (en) * 1979-08-31 1980-03-04 Hitachi Ltd Gain control circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4960870A (ja) * 1972-10-16 1974-06-13
US4218283A (en) * 1974-08-23 1980-08-19 Hitachi, Ltd. Method for fabricating semiconductor device and etchant for polymer resin
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4070501A (en) * 1976-10-28 1978-01-24 Ibm Corporation Forming self-aligned via holes in thin film interconnection systems
FR2392495A1 (fr) * 1977-05-25 1978-12-22 Radiotechnique Compelec Procede de realisation de dispositifs semi-conducteurs a reseau de conducteurs mono ou multicouche et dispositifs ainsi obtenus
US4323638A (en) * 1980-08-18 1982-04-06 Bell Telephone Laboratories, Incorporated Reducing charging effects in charged-particle-beam lithography
EP0057738B1 (de) * 1981-02-07 1986-10-15 Ibm Deutschland Gmbh Verfahren zum Herstellen und Füllen von Löchern in einer auf einem Substrat aufliegenden Schicht

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156583A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Electrode formation method in semiconductor device
JPS5376745A (en) * 1976-12-20 1978-07-07 Fujitsu Ltd Production of semiconductor device
JPS5530300A (en) * 1979-08-31 1980-03-04 Hitachi Ltd Gain control circuit

Also Published As

Publication number Publication date
CA1204224A (en) 1986-05-06
EP0100735A2 (en) 1984-02-15
EP0100735A3 (en) 1984-10-24
DE3375962D1 (en) 1988-04-14
US4440804A (en) 1984-04-03
EP0100735B1 (en) 1988-03-09

Similar Documents

Publication Publication Date Title
US4440804A (en) Lift-off process for fabricating self-aligned contacts
JPH0418702B2 (ja)
JPH0345895B2 (ja)
JPS63107119A (ja) ステップ絶縁層を有する集積回路の製造方法
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
JPS5823928B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH0682652B2 (ja) シリコン熱酸化膜の形成方法
JP3036086B2 (ja) 半導体装置の製造方法
JPH09237567A (ja) 冷陰極素子及びその製造方法
JPH05206083A (ja) 半導体装置の製造方法
JPS583250A (ja) 半導体装置の製造方法
JPS5918632A (ja) 半導体装置の電極形成方法
JPH01270333A (ja) 半導体装置の製造方法
JPH04307737A (ja) 半導体装置の製造方法
JPH0451050B2 (ja)
JPS596560A (ja) 半導体装置の製造方法
JPH07221098A (ja) 量子細線の形成方法
JPS62281356A (ja) 半導体装置の製造方法
JPH0367351B2 (ja)
JPS6279625A (ja) 半導体装置の製造方法
JPH0461340A (ja) 半導体装置の製造方法
JPH0883782A (ja) 化合物半導体装置の製造方法
JPS6020517A (ja) 半導体装置の製造法
JPS59168661A (ja) 半導体集積回路の製造方法
JPS6262467B2 (ja)