JPS6016988Y2 - キ−インタ−フエ−ス回路 - Google Patents
キ−インタ−フエ−ス回路Info
- Publication number
- JPS6016988Y2 JPS6016988Y2 JP15074483U JP15074483U JPS6016988Y2 JP S6016988 Y2 JPS6016988 Y2 JP S6016988Y2 JP 15074483 U JP15074483 U JP 15074483U JP 15074483 U JP15074483 U JP 15074483U JP S6016988 Y2 JPS6016988 Y2 JP S6016988Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- key interface
- switch
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【考案の詳細な説明】
本考案はたとえばブツシュボタン式ダイヤルの電話機等
に使用して特に集積化に好適するキーインターフェース
回路に関する。
に使用して特に集積化に好適するキーインターフェース
回路に関する。
最近、従来からの回転式ダイヤルに代えてブツシュボタ
ン式ダイヤルを採用した電話機が実用化されている。
ン式ダイヤルを採用した電話機が実用化されている。
この種の電話機では各ブツシュボタンの操作に応じて発
振回路が制御されダイヤル信号が発生するようになって
いる。
振回路が制御されダイヤル信号が発生するようになって
いる。
従来はこの発振回路に高群周波数用と低群周波数用の2
つのタンク回路が設けられ、この各タンク回路の定数が
各ブツシュボタンの操作に応じて切換えられ所要の出力
が得られるようにしていた。
つのタンク回路が設けられ、この各タンク回路の定数が
各ブツシュボタンの操作に応じて切換えられ所要の出力
が得られるようにしていた。
つまり各ブツシュボタン毎に高群周波数用と低群周波数
用の各接片および共通接片とが設けられ、これらの複雑
なスイッチ群によってメカニカル的に所要の出力を作り
出していた。
用の各接片および共通接片とが設けられ、これらの複雑
なスイッチ群によってメカニカル的に所要の出力を作り
出していた。
このためスイッチ群の構成が著しく複雑になり、またタ
ンク回路に直接スイッチを介在させて切換えるものであ
るため経年変化、腐食などによって接片抵抗が増大する
と共振不能になるなどの問題があった。
ンク回路に直接スイッチを介在させて切換えるものであ
るため経年変化、腐食などによって接片抵抗が増大する
と共振不能になるなどの問題があった。
そこでスイッチ部分の機械的構成が簡単で長期にわたっ
て安全な動作が保持できるものが望まれていた。
て安全な動作が保持できるものが望まれていた。
このような要望に合うものとして従来から卓上電子計算
機などに使用されていた第1図に示す如きものがある。
機などに使用されていた第1図に示す如きものがある。
すなわちこれは各ブツシュボタンと連動するスイッチS
ll、S12. S21.S22がマトリクス状に配設
されてなるスイッチ部1と、このスイッチ部1の操作に
応じた出力を取り出すキーインターフェース回路2とか
らなる。
ll、S12. S21.S22がマトリクス状に配設
されてなるスイッチ部1と、このスイッチ部1の操作に
応じた出力を取り出すキーインターフェース回路2とか
らなる。
このキーインターフェース回路2は前記スイッチ部1の
横列に対応した接続端子H1,H2にそれぞれドレイン
が接続されソースが接地されたPチャンネルモス形トラ
ンジスタTRI、TR2と、縦列に対応した接続端子L
l、L2に接続されたインバータII、12、前記トラ
ンジスタTR1。
横列に対応した接続端子H1,H2にそれぞれドレイン
が接続されソースが接地されたPチャンネルモス形トラ
ンジスタTRI、TR2と、縦列に対応した接続端子L
l、L2に接続されたインバータII、12、前記トラ
ンジスタTR1。
TR2のドレインおよびインバータ11.I2の入力部
をそれぞれ負電位VDDに接続するための抵抗R1,R
2,R3,R4とから構成される。
をそれぞれ負電位VDDに接続するための抵抗R1,R
2,R3,R4とから構成される。
この構成ではトランジスタTRI、TR2の各ゲートに
第2図に示す如き時間に差異をもたせたいわゆる多相の
クロックパルスHH1,HH2が常時印加される。
第2図に示す如き時間に差異をもたせたいわゆる多相の
クロックパルスHH1,HH2が常時印加される。
このクロックパルスHHi、HH2の入力毎にトランジ
スタTRI、TR2のドレインはハイレベルとなり、た
とえばスイッチS12がオンになると接続端子L2にハ
イレベルが取り出されこれがインバータ■2で反転され
出力端子LL2にローレベルの出力が取出される。
スタTRI、TR2のドレインはハイレベルとなり、た
とえばスイッチS12がオンになると接続端子L2にハ
イレベルが取り出されこれがインバータ■2で反転され
出力端子LL2にローレベルの出力が取出される。
ところでスイッチS12とスイッチS22のいずれがオ
ンになっても出力端子LL2に出力が生じるが、その識
別はクロックパルスHH1とHI3と出力とのアンドを
とるなどの手段により行なわれる。
ンになっても出力端子LL2に出力が生じるが、その識
別はクロックパルスHH1とHI3と出力とのアンドを
とるなどの手段により行なわれる。
このようにこのキーインターフェース回路では多相のク
ロックパルスが必要とされる。
ロックパルスが必要とされる。
しかし電話機は本来そのような多相のクロックパルスの
発生源を持たないので、上記の如きキーインターフェー
ス回路は電話機に用いるのに不適当である。
発生源を持たないので、上記の如きキーインターフェー
ス回路は電話機に用いるのに不適当である。
また電話機には自動ダイヤル装置が附加されることがあ
るが、この場合も上記の如きキーインターフェース回路
では不都合なことがある。
るが、この場合も上記の如きキーインターフェース回路
では不都合なことがある。
つまり自動ダイヤル装置として外部論理回路からスイッ
チのオンオフに対応する情報を入力する場合でも上記ク
ロックパルスに対応させなければならない。
チのオンオフに対応する情報を入力する場合でも上記ク
ロックパルスに対応させなければならない。
この外部論理回路側に上記クロックパルスと同期したク
ロックパルスを持たない限り、第3図に示す如き附加回
路3が必要となる。
ロックパルスを持たない限り、第3図に示す如き附加回
路3が必要となる。
これはアンドゲートGl、G2.G3.G4とオアゲー
トG5とからなり、H1’、)12’L1’、L2’は
スイッチ部1の横列および縦列に対応する外部入力であ
る。
トG5とからなり、H1’、)12’L1’、L2’は
スイッチ部1の横列および縦列に対応する外部入力であ
る。
この附加回路3はクロックパルスHHi。HI3に対応
した外部論理回路出力を取り出すもので、たとえばスイ
ッチSllのオンに対応する出力を得るには外部論理回
路の入力H1’、L1′を接地電位、入力H2’、L2
’を負電位にすればよい。
した外部論理回路出力を取り出すもので、たとえばスイ
ッチSllのオンに対応する出力を得るには外部論理回
路の入力H1’、L1′を接地電位、入力H2’、L2
’を負電位にすればよい。
このように従来のキーインターフェース回路は電話機に
適用するのに種々の点で不都合があった。
適用するのに種々の点で不都合があった。
本考案は、上記事情に着目してなされたもので、その目
的とするところは、スイッチ手段の接触抵抗の影響を低
減し、かつクロックパルスを用いることなく動作可能と
して、特にブツシュボタン式電話機に適用して好適しか
つ集積化に好適なキーインターフェース回路を提供する
ことにある。
的とするところは、スイッチ手段の接触抵抗の影響を低
減し、かつクロックパルスを用いることなく動作可能と
して、特にブツシュボタン式電話機に適用して好適しか
つ集積化に好適なキーインターフェース回路を提供する
ことにある。
以下図面を参照して本考案の一実施例を説明する。
第4図においてHl、R2は複数のスイッチをマトリク
ス状に縁続してなるスイッチ部の横列に接続される接続
端子、Ll、Llは同じく縦列に接続される接続端子で
あり、接続端子H1,H2にはマルチコネクタ形のPN
P トランジスタ11.12の各ベースが接続され、接
続端子Ll。
ス状に縁続してなるスイッチ部の横列に接続される接続
端子、Ll、Llは同じく縦列に接続される接続端子で
あり、接続端子H1,H2にはマルチコネクタ形のPN
P トランジスタ11.12の各ベースが接続され、接
続端子Ll。
LlにはNPN )ランジスタ13,14の各ベースが
それぞれ接続される。
それぞれ接続される。
前記トランジスタ11.12の各エミッタは第1の電流
供給部に接続される。
供給部に接続される。
この第1の電流供給部は、本実施例では、所定の正電圧
が印加される電源端子■。
が印加される電源端子■。
。およびこの電源端子■。
。に一端が接続された抵抗15を介しており、上記各エ
ミッタはこの抵抗15の他端に接続される。
ミッタはこの抵抗15の他端に接続される。
またトランジスタ13.14の各エミッタは接地端子E
に接続される。
に接続される。
このトランジスタ13.14のエミッタ・ベース間には
それぞれ抵抗16.17が介在され、また各コレクタは
出力端子Lll、L12に接続される。
それぞれ抵抗16.17が介在され、また各コレクタは
出力端子Lll、L12に接続される。
マルチコレクタ形のNPNトランジスタ18.19は前
記トランジスタ11.12の一方のコレクタと出力端子
H1l、H12との間に設けられ、これはHll、)1
12における出力形式をLll。
記トランジスタ11.12の一方のコレクタと出力端子
H1l、H12との間に設けられ、これはHll、)1
12における出力形式をLll。
L12のそれと合わせるためのインバータとして作用す
る。
る。
またこのトランジスタ18.19の他のコレクタは共通
出力端子HIOに共通接続される。
出力端子HIOに共通接続される。
抵抗20.21はトランジスタ18.19のベース・エ
ミッタ間に接続される抵抗であり、このエミッタは接地
端子Eに接続される。
ミッタ間に接続される抵抗であり、このエミッタは接地
端子Eに接続される。
尚、トランジスタ11.12の他方のコレクタをベース
に接続しであるが、これによって次のような効果を奏す
る。
に接続しであるが、これによって次のような効果を奏す
る。
すなわち、トランジスタ11.12の他方のコレクタを
ベースに接続したことによって、トランジスタ11.1
2のベース電流は上記他方のコレクタのコレクタ電流が
加算されて大きな電流となって、接続端子H1,H2か
ら図示しないスイッチ、接続端子Ll、L2を介してト
ランジスタ13.14のベースにそれぞれ供給されるこ
とになる。
ベースに接続したことによって、トランジスタ11.1
2のベース電流は上記他方のコレクタのコレクタ電流が
加算されて大きな電流となって、接続端子H1,H2か
ら図示しないスイッチ、接続端子Ll、L2を介してト
ランジスタ13.14のベースにそれぞれ供給されるこ
とになる。
したがって、このトランジスタ13゜14は、大きなベ
ース電流で動作することになり、これによりたとえ誘導
ノイズが発生してそのノイズ電流が上記トランジスタ1
3.14のベース電流に混入したとしても、ベース電流
のS/Nを高く保てるので上記ノイズによるトランジス
タ13.14の誤動作を防止して動作信頼性の向上を図
ることができる。
ース電流で動作することになり、これによりたとえ誘導
ノイズが発生してそのノイズ電流が上記トランジスタ1
3.14のベース電流に混入したとしても、ベース電流
のS/Nを高く保てるので上記ノイズによるトランジス
タ13.14の誤動作を防止して動作信頼性の向上を図
ることができる。
このような構成において、スイッチ部のスイッチが全て
オフの状態ではトランジスタ11,12.13,14,
18.19もオフ状態になっている。
オフの状態ではトランジスタ11,12.13,14,
18.19もオフ状態になっている。
今たとえば接続端子H1とLlとの間のスイッチがオン
になったとすると、電源端子■。
になったとすると、電源端子■。
。より抵抗15を通じてトランジスタ11のエミッタ・
ベース、接続端子H1、スイッチ、接続端子L1、トラ
ンジスタ13のベース・エミッタ、接続端子Eに電流が
流れる。
ベース、接続端子H1、スイッチ、接続端子L1、トラ
ンジスタ13のベース・エミッタ、接続端子Eに電流が
流れる。
これによりトランジスタ11.13がオンとなり、トラ
ンジスタ11のコレクタはハイレベルに、トランジスタ
13のコレクタはローレベルとなる。
ンジスタ11のコレクタはハイレベルに、トランジスタ
13のコレクタはローレベルとなる。
さらにトランジスタ11がオンとなることによってトラ
ンジスタ18がオンとなり、このトランジスタ18の各
コレクタもローレベルとなる。
ンジスタ18がオンとなり、このトランジスタ18の各
コレクタもローレベルとなる。
すなわち接続端子H1,L1間のスイッチがオンとなる
ことによって出力端子H1O,Hl 1゜Lllが全て
ローレベルとなる。
ことによって出力端子H1O,Hl 1゜Lllが全て
ローレベルとなる。
そして出力端子Lllのローレベル化によってどの縦列
の情報かが分り、出力端子H1lのローレベル化によっ
て出力端子Lllに対応する縦列中のいずれの横列の情
報であるかが識別される。
の情報かが分り、出力端子H1lのローレベル化によっ
て出力端子Lllに対応する縦列中のいずれの横列の情
報であるかが識別される。
なお共通出力端子HIOより得られる出力は1.電話機
のダイヤル信号発生用の発振回路に対する電源投入およ
び制御用などとして用いることができる。
のダイヤル信号発生用の発振回路に対する電源投入およ
び制御用などとして用いることができる。
上記のように本考案によるキーインターフェース回路は
マトリクス状に接続された複数のスイッチ中の任意のス
イッチがオンになった場合、このオンとなったスイッチ
に対応する縦列および横列の情報が出力される。
マトリクス状に接続された複数のスイッチ中の任意のス
イッチがオンになった場合、このオンとなったスイッチ
に対応する縦列および横列の情報が出力される。
したがって同列中のどのスイッチがオンになったかが、
従来回路のように多相クロックパルスを用いるごとく識
別される。
従来回路のように多相クロックパルスを用いるごとく識
別される。
このように本回路では多相りaツクパルスが不要なので
、多相クロックパルス源をもたない電話機に適用するの
に好都合となる。
、多相クロックパルス源をもたない電話機に適用するの
に好都合となる。
またパルス動作でなく直流動作になっているので、外部
論理回路による自動ダイヤル装置等を附加する場合でも
クロックパルスとの対応をとるための附加回路が不要で
あり便利である。
論理回路による自動ダイヤル装置等を附加する場合でも
クロックパルスとの対応をとるための附加回路が不要で
あり便利である。
すなわちスイッチの操作に対応した情報を得るには接続
端子H1,H2はローレベルに、接続端子Ll、 L2
はハイレベルにすればよい。
端子H1,H2はローレベルに、接続端子Ll、 L2
はハイレベルにすればよい。
さらにこの回路ではトランジスタ11.12のエミッタ
・ベースとトランジスタ13.14のベース・エミッタ
とがスイッチにより直列に接続されるので、各トランジ
スタは電流動作することになり、この結果スイッチの接
触抵抗が経年変化等により増大してトランジスタのベー
ス電圧が変化しても、電圧動作方式の回路に比べて極め
て安定に動作させることができる。
・ベースとトランジスタ13.14のベース・エミッタ
とがスイッチにより直列に接続されるので、各トランジ
スタは電流動作することになり、この結果スイッチの接
触抵抗が経年変化等により増大してトランジスタのベー
ス電圧が変化しても、電圧動作方式の回路に比べて極め
て安定に動作させることができる。
例えは、トランジスタは通常数+μAのベース電流が流
れれば動作可能であり、このためスイッチの接触抵抗が
10OKΩ程度に増加しても動作させることができ、そ
の動作安定性は極めて高い。
れれば動作可能であり、このためスイッチの接触抵抗が
10OKΩ程度に増加しても動作させることができ、そ
の動作安定性は極めて高い。
また、換言すれば、トランジスタは低電圧であっても動
作可能となり、この結果線路長等による損失を考慮する
必要がある電話機に適用した場合でも極めて安定な動作
を確保することができ、非常に好適である。
作可能となり、この結果線路長等による損失を考慮する
必要がある電話機に適用した場合でも極めて安定な動作
を確保することができ、非常に好適である。
また電話機の場合、キーインターフェース回路の後段に
発振制御回路が設けられるが、この発振制御回路に低電
圧で安定に動作するIIL(Integrated I
njection Logic)回路が利用されること
が多い。
発振制御回路が設けられるが、この発振制御回路に低電
圧で安定に動作するIIL(Integrated I
njection Logic)回路が利用されること
が多い。
このIIL回路は電流動作であるが、本考案によるキー
インターフェース回路の出力部はいずれも電流吸込形と
なっているのでこのような後段回路に直接接続して用い
ることが好都合である。
インターフェース回路の出力部はいずれも電流吸込形と
なっているのでこのような後段回路に直接接続して用い
ることが好都合である。
また本考案回路は構成が簡単であり、バイポーラ集積回
路化が容易にでき、機器への組込みに便利である。
路化が容易にでき、機器への組込みに便利である。
以上述べたように本考案によれば、スイッチ手段の接触
抵抗が増大してもこれに大きな影響を受けることがなく
、かつクロックパルスを用いることなく、電話機などに
適用する場合に好都合で、外部論理回路の情報も並列に
入力でき、各種ブツシュボタン応用機器にも利用でき、
さらにIIL回路構威構成段回路との結合が直接にでき
るキーインターフェース回路が提供できる。
抵抗が増大してもこれに大きな影響を受けることがなく
、かつクロックパルスを用いることなく、電話機などに
適用する場合に好都合で、外部論理回路の情報も並列に
入力でき、各種ブツシュボタン応用機器にも利用でき、
さらにIIL回路構威構成段回路との結合が直接にでき
るキーインターフェース回路が提供できる。
第1図は従来のキーインターフェース回路を示す結線図
、第2図は第1図のキーインターフェース回路に用いる
クロックパルスのタイムチャート、第3図は従来のキー
インターフェース回路の附加回路を示す結線図、第4図
は本考案の一実施例によるキーインターフェース回路を
示す結線図である。 11.12・・・・・・PNPトランジスタ、13,1
4・・・・・・NPNトランジスタ、15,16,17
・・・・・・抵L 18. 19−−−−−−NPNト
ランジスタ、20.21・・・・・・抵抗。
、第2図は第1図のキーインターフェース回路に用いる
クロックパルスのタイムチャート、第3図は従来のキー
インターフェース回路の附加回路を示す結線図、第4図
は本考案の一実施例によるキーインターフェース回路を
示す結線図である。 11.12・・・・・・PNPトランジスタ、13,1
4・・・・・・NPNトランジスタ、15,16,17
・・・・・・抵L 18. 19−−−−−−NPNト
ランジスタ、20.21・・・・・・抵抗。
Claims (1)
- スイッチング手段の開閉情報を得るキーインターフェー
ス回路において、エミッタを第1のN流供給部に接続し
かつマルチコレクタを構成してその第1のコレクタを第
1の出力部に接続するとともに第2のコレクタをそのベ
ースに接続したPNPトランジスタと、エミッタを第2
の電流供給部に接続しかつコレクタを第2の出力部に接
続したNPNトランジスタとを設け、これらの各トラン
ジスタのベース間に前記スイッチング手段を介挿し、こ
のスイッチング手段がオンとなったとき前記第1の電流
供給部から前記PNP トランジスタのエミッタ・ベー
ス・スイッチング手段、NPNトランジスタのベース・
エミッタおよび第2の電流供給部の経路で電流を流通さ
せて各トランジスタをオンとし、そのコレクタ出力を第
1および第2の各出力部から出力するようにしたことを
特徴とするキーインターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15074483U JPS6016988Y2 (ja) | 1983-09-29 | 1983-09-29 | キ−インタ−フエ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15074483U JPS6016988Y2 (ja) | 1983-09-29 | 1983-09-29 | キ−インタ−フエ−ス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5984632U JPS5984632U (ja) | 1984-06-07 |
| JPS6016988Y2 true JPS6016988Y2 (ja) | 1985-05-25 |
Family
ID=30334253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15074483U Expired JPS6016988Y2 (ja) | 1983-09-29 | 1983-09-29 | キ−インタ−フエ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016988Y2 (ja) |
-
1983
- 1983-09-29 JP JP15074483U patent/JPS6016988Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5984632U (ja) | 1984-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0751621B1 (en) | Bootstrap line power supply regulator with no filter capacitor | |
| EP0429829B1 (en) | An electronic comparator circuit | |
| US4283639A (en) | Device for producing two clock pulse trains from a periodic signal of any waveform | |
| JPS6266716A (ja) | Cmos論理レベルの差動入力の変換回路 | |
| US5198704A (en) | Bi-CMOS output circuit with limited output voltage | |
| JPS6027211B2 (ja) | 交流電圧を電子的に供給するための回路装置 | |
| JP2528091B2 (ja) | 集積回路 | |
| US5184087A (en) | Transconductance amplifier using parasitic bipolar transistors to embody a constant voltage source | |
| WO1981000928A1 (en) | Sample and hold circuit with offset cancellation | |
| US4590389A (en) | Compensation circuit and method for stabilization of a circuit node by multiplication of displacement current | |
| KR860000799B1 (ko) | 스위치 회로 | |
| JPH011325A (ja) | 半導体装置 | |
| US5103281A (en) | MOS-cascoded bipolar current sources in non-epitaxial structure | |
| JPH03214808A (ja) | 電圧比較回路 | |
| US7218174B2 (en) | Delay circuit and method therefor | |
| JPH0241973Y2 (ja) | ||
| JPH06303117A (ja) | スタートアップ回路 | |
| KR100191783B1 (ko) | 인터페이스용 스위치회로 | |
| JPS605663Y2 (ja) | 映像信号切替器 | |
| JP2772069B2 (ja) | 定電流回路 | |
| JP3082340B2 (ja) | BiCMOS論理回路 | |
| SU1499449A1 (ru) | Интегральный преобразователь импульсов | |
| JP2760679B2 (ja) | 半導体装置 | |
| JP3870532B2 (ja) | ドライバ回路とこれを具備した集積回路およびドライバ回路の動作方法 | |
| JP2001244758A (ja) | バッファ回路およびホールド回路 |