JPS6017171B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS6017171B2 JPS6017171B2 JP52159772A JP15977277A JPS6017171B2 JP S6017171 B2 JPS6017171 B2 JP S6017171B2 JP 52159772 A JP52159772 A JP 52159772A JP 15977277 A JP15977277 A JP 15977277A JP S6017171 B2 JPS6017171 B2 JP S6017171B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- differential amplifier
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は二つの信号入力端子から入力された信号を各別
に増幅し、更に二つの信号を結合して一つの出力端子か
ら二つの増幅信号を取り出すことが可能な構成が簡単で
、かつコストが低い差動増幅回路を提供する。
に増幅し、更に二つの信号を結合して一つの出力端子か
ら二つの増幅信号を取り出すことが可能な構成が簡単で
、かつコストが低い差動増幅回路を提供する。
以下本発明の一実施例を従釆例と比較して説明する。
第１図ａ，ｂはそれぞれ従来の前記差動増幅回路を示し
、第１図ａでは増幅素子としてのトランジスタ１．２で
構成される差動増幅器へ、機械式スイッチ３によって入
力端子ａ，ｂからの二つの信号〆，と〆２とを選択的に
入力し、選択された信号はトランジスタ１のベースに到
達し、トランジスタ１のェミッタを経て、逆相側のトラ
ンジスタ、２のェミッタに供給され、トランジスタ２の
コレク外こ設けられた出力端子１に増幅して出力される
。
、第１図ａでは増幅素子としてのトランジスタ１．２で
構成される差動増幅器へ、機械式スイッチ３によって入
力端子ａ，ｂからの二つの信号〆，と〆２とを選択的に
入力し、選択された信号はトランジスタ１のベースに到
達し、トランジスタ１のェミッタを経て、逆相側のトラ
ンジスタ、２のェミッタに供給され、トランジスタ２の
コレク外こ設けられた出力端子１に増幅して出力される
。
ここで４〜６はバイアス抵抗、７はェミツタ抵抗、８は
コレクタ負荷抵抗、９はバイパスコンデンサ、Ｖｃｃは
電源である。この回路は構成が、簡単であるが、入力信
号の切換えに機械的なスイッチを使用しているために信
号ラインが長くなり、不安定となるもので、コスト、操
作性、性能の点で満足のゆくものでない。第１図ｂは第
１図ａにおけるスイッチ３を廃止したもので、二つの信
号〆，と〆２とを各別にトランジスタ１０と１１で構成
される二つのバッファ回路に入力され、トランジスタ１
０，１１のェミッタ同志を穣続して結合し、差動増幅器
のトランジスタ１に入力し、第１図ａと同様に増幅して
、出力端子ｃに増幅信号を得る。
コレクタ負荷抵抗、９はバイパスコンデンサ、Ｖｃｃは
電源である。この回路は構成が、簡単であるが、入力信
号の切換えに機械的なスイッチを使用しているために信
号ラインが長くなり、不安定となるもので、コスト、操
作性、性能の点で満足のゆくものでない。第１図ｂは第
１図ａにおけるスイッチ３を廃止したもので、二つの信
号〆，と〆２とを各別にトランジスタ１０と１１で構成
される二つのバッファ回路に入力され、トランジスタ１
０，１１のェミッタ同志を穣続して結合し、差動増幅器
のトランジスタ１に入力し、第１図ａと同様に増幅して
、出力端子ｃに増幅信号を得る。
１２はバイアス抵抗、１３はバッファ回路のェミッタ抵
抗である。
抗である。
この場合、第１図ａの欠点とされていた操作性および性
能については解消されるが、構成素子数が増大してコス
トの点で欠点を有している。第２図は本発明による差動
増幅回路を示し、二つの入力信号〆．，〆２は差動増幅
器の正逆相両ベースに入力され、両トランジスタ１，２
のべ−スおよびコレクタに適切なインピーダンス素子１
４，１７，１５，１８を接続して出力端子ｃに信号を出
力したものである。よって、従来の入力回路のスイッチ
３及びバッファ回路を廃止することができる。ここで、
トランジスタ２の入力回路としてのベースならびに出力
回路としてのコレクタに接続されたインピーダンス素子
１７と１８とは、入力端子ａに入力された信号ナ．の周
波数に対して低いインピーダンス値を呈し、入力様子ｂ
に入力された信号ナ２の周波数に対しては高いインピ−
ダンス値を呈するように設計する。
能については解消されるが、構成素子数が増大してコス
トの点で欠点を有している。第２図は本発明による差動
増幅回路を示し、二つの入力信号〆．，〆２は差動増幅
器の正逆相両ベースに入力され、両トランジスタ１，２
のべ−スおよびコレクタに適切なインピーダンス素子１
４，１７，１５，１８を接続して出力端子ｃに信号を出
力したものである。よって、従来の入力回路のスイッチ
３及びバッファ回路を廃止することができる。ここで、
トランジスタ２の入力回路としてのベースならびに出力
回路としてのコレクタに接続されたインピーダンス素子
１７と１８とは、入力端子ａに入力された信号ナ．の周
波数に対して低いインピーダンス値を呈し、入力様子ｂ
に入力された信号ナ２の周波数に対しては高いインピ−
ダンス値を呈するように設計する。
又、トランジスタ１のベースとコレク外こ接続されたイ
ンピーダンス素子１４と１５とは信号ナ，と〆２との周
波数に対してそれぞれ高いインピーダンス値、低いイン
ピーダンス値を呈するように設計する。このように設計
することによって、差動増幅回路の后号プ，に対する増
幅度Ｇナ，．は信号〆，の周波数がトランジスタ１，２
の増幅能力を越えないものであれば次式で表わすことが
できる。Ｇナ，訓１０森錆 ．・・．・・‘１１
ここでｒｅはトランジスタ１，２自身がそれぞれ持つェ
ミッタ抵抗で、Ｒｃ，はトランジスタ２のコレクタ抵抗
である。
ンピーダンス素子１４と１５とは信号ナ，と〆２との周
波数に対してそれぞれ高いインピーダンス値、低いイン
ピーダンス値を呈するように設計する。このように設計
することによって、差動増幅回路の后号プ，に対する増
幅度Ｇナ，．は信号〆，の周波数がトランジスタ１，２
の増幅能力を越えないものであれば次式で表わすことが
できる。Ｇナ，訓１０森錆 ．・・．・・‘１１
ここでｒｅはトランジスタ１，２自身がそれぞれ持つェ
ミッタ抵抗で、Ｒｃ，はトランジスタ２のコレクタ抵抗
である。
また、信号〆２ に対する増幅度Ｇ〆，２は前記第１式
と同様にけ・＝２小森麓 ここでＲｃ２はトランジスタ１のコレクタ抵抗１６であ
る。
と同様にけ・＝２小森麓 ここでＲｃ２はトランジスタ１のコレクタ抵抗１６であ
る。
第１式、第２式によって増幅された信号〆，，Ｊｉ２は
インピーダンス素子１５，１８を経て結合され、出力端
子ｃに出力する。
インピーダンス素子１５，１８を経て結合され、出力端
子ｃに出力する。
インピーダンス素子１７は信号〆２のトラップ、インピ
ーダンス素子１４は信号〆，のトラツプの働きもするの
で、入力端子ａ，ｂ共に干渉することなくそれぞれの入
力信号〆，，ナ，２を安定に増幅させるものである。
ーダンス素子１４は信号〆，のトラツプの働きもするの
で、入力端子ａ，ｂ共に干渉することなくそれぞれの入
力信号〆，，ナ，２を安定に増幅させるものである。
第３図は周波数関係が信号ナ２より信号〆，の方が高い
場合の具体的な回路を示し、インピーダンス素子１４，
１５，１７，１８の具体的構成素子を示し、Ｃ，は直流
電圧遮断用のコンデンサである。
場合の具体的な回路を示し、インピーダンス素子１４，
１５，１７，１８の具体的構成素子を示し、Ｃ，は直流
電圧遮断用のコンデンサである。
なお上記実施例において差鰯増幅器はトランジスタによ
って構成したが、これに限定されるものでなく電界効果
トランジスタにとって構成した場合も同様である。
って構成したが、これに限定されるものでなく電界効果
トランジスタにとって構成した場合も同様である。
また、第２図および第３図においてインピーダンス素子
１４はバイアス素子としての抵抗５と並列接続したが、
インピーダンス素子１４はバイアス素子に兼用させるこ
とも可能である。以上説明のように本発明の差鰯増幅器
によると、差動増幅器を成す二つのトランジスタの入力
回路ならびに出力回路にそれぞれインピーダンス素子を
設け、一方のトランジスタの入力回路に入力された信号
の同じトランジスタの出力回路からの出力を阻止するよ
うに構成したため、従来の欠点であった入力債号切換手
段を廃止でき、更に二信号間の干渉をなくすばかりでな
く、構成が簡単であるためコストも低く、その効果は非
常に大きい。
１４はバイアス素子としての抵抗５と並列接続したが、
インピーダンス素子１４はバイアス素子に兼用させるこ
とも可能である。以上説明のように本発明の差鰯増幅器
によると、差動増幅器を成す二つのトランジスタの入力
回路ならびに出力回路にそれぞれインピーダンス素子を
設け、一方のトランジスタの入力回路に入力された信号
の同じトランジスタの出力回路からの出力を阻止するよ
うに構成したため、従来の欠点であった入力債号切換手
段を廃止でき、更に二信号間の干渉をなくすばかりでな
く、構成が簡単であるためコストも低く、その効果は非
常に大きい。
第１図ａ，ｂはそれぞれ従来の差動増幅回路図、第２図
は本発明の一実施例の差動増幅回路図、第３図は第２図
の具体的な差動増幅回路図。 １，２……トランジスタ、１４，１５，１７，１８・・
・・・・インピーダンス素子、ａ，ｂ・・…・入力端子
、ｃ・…・・出力端子。 第１図 第２図 第３図
は本発明の一実施例の差動増幅回路図、第３図は第２図
の具体的な差動増幅回路図。 １，２……トランジスタ、１４，１５，１７，１８・・
・・・・インピーダンス素子、ａ，ｂ・・…・入力端子
、ｃ・…・・出力端子。 第１図 第２図 第３図
Claims (1)
- １ 第１、第２の増幅素子で差動増幅回路を成し、かつ
第１、第２の増幅素子の入力回路にそれぞれ第１、第２
の信号を各別に入力する第１、第２の入力端子を設ける
と共に第１、第２の入力端子間に抵抗を挿入し、第１の
増幅素子の入力回路と出力回路とにそれぞれ前記第２の
信号の周波数信号を減衰する第１のインピーダンス素子
と前記第１の信号の周波数信号を減衰する第２のインピ
ーダンス素子とを設け、第２の増幅素子の入力回路と出
力回路とにそれぞれ前記第１の信号の周波数信号を減衰
する第３のインピーダンス素子と前記第２の信号の周波
数信号を減衰する第４のインピーダンス素子とを設け、
第２、第４のインピーダンス素子の出力端を互いに接続
して前記第１、第２の信号の増幅出力端子に接続したこ
とを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52159772A JPS6017171B2 (ja) | 1977-12-28 | 1977-12-28 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52159772A JPS6017171B2 (ja) | 1977-12-28 | 1977-12-28 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5491166A JPS5491166A (en) | 1979-07-19 |
| JPS6017171B2 true JPS6017171B2 (ja) | 1985-05-01 |
Family
ID=15700917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52159772A Expired JPS6017171B2 (ja) | 1977-12-28 | 1977-12-28 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017171B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012805A (ja) * | 1983-07-01 | 1985-01-23 | Matsushita Electric Ind Co Ltd | ステレオ増幅器出力の混合レベル表示用混合回路 |
-
1977
- 1977-12-28 JP JP52159772A patent/JPS6017171B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5491166A (en) | 1979-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0058448A1 (en) | Transconductance amplifier | |
| US4558287A (en) | Signal processing circuit | |
| JPH0143485B2 (ja) | ||
| EP0052117B1 (en) | Current mode biquadratic active filter | |
| US5847605A (en) | Folded active filter | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JP2007053794A (ja) | 制御可能なフィルタ装置 | |
| JPS59207715A (ja) | 増幅器 | |
| JP2774120B2 (ja) | 増幅回路配置 | |
| JP3225527B2 (ja) | 遅延回路 | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US4123723A (en) | Transistor amplifier circuit | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JPS5826687B2 (ja) | 増幅器 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPS6362132B2 (ja) | ||
| JPS5822335Y2 (ja) | アクテイブフイルタ− | |
| JPS6330012A (ja) | 差動増幅回路 | |
| JP2969678B2 (ja) | 帯域補正回路 | |
| JPS62154807A (ja) | 差動増幅回路 | |
| JPH05218768A (ja) | 利得切換回路 | |
| JPS60236309A (ja) | 音響装置 |