JPS601766B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS601766B2 JPS601766B2 JP4007878A JP4007878A JPS601766B2 JP S601766 B2 JPS601766 B2 JP S601766B2 JP 4007878 A JP4007878 A JP 4007878A JP 4007878 A JP4007878 A JP 4007878A JP S601766 B2 JPS601766 B2 JP S601766B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential line
- reference potential
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、電源特性および電源配線インピーダンス等
の悪影響を減少させ、出力信号の電気的特性の向上を計
った増幅器に関する。
の悪影響を減少させ、出力信号の電気的特性の向上を計
った増幅器に関する。
従来一般の増幅器は、その出力を電圧または電力で取出
すのが普通であるが、このような増幅器は、出力信号電
流がアースラインに流れるため、出力信号にノイズが重
畳し、また出力信号が多チャンネルに亘る場合クロスト
ークが生じる等の問題がある。
すのが普通であるが、このような増幅器は、出力信号電
流がアースラインに流れるため、出力信号にノイズが重
畳し、また出力信号が多チャンネルに亘る場合クロスト
ークが生じる等の問題がある。
この発明は上記の事情に鑑み、上記従来の増幅器で生じ
た問題を解決することができる増幅器を提供するもので
、一端が電源に接続された定電流源の他端に、第１のト
ランジスタのコレクタと第２のトランジスタのェミッタ
とを接続し、前記第１のトランジスタのベースに増幅す
べき信号を印加すると共に前記第２のトランジスタのベ
ースには所定の一定電圧を印加し、この第２のトランジ
スタのコレクタと基準電位ランとを直接または抵抗を介
して接続する一方、前記第１のトランジスタのェミツタ
と前記基準電位ラインとの間に負荷を介挿して出力電圧
を取り出すように構成したことを特徴とするものである
。
た問題を解決することができる増幅器を提供するもので
、一端が電源に接続された定電流源の他端に、第１のト
ランジスタのコレクタと第２のトランジスタのェミッタ
とを接続し、前記第１のトランジスタのベースに増幅す
べき信号を印加すると共に前記第２のトランジスタのベ
ースには所定の一定電圧を印加し、この第２のトランジ
スタのコレクタと基準電位ランとを直接または抵抗を介
して接続する一方、前記第１のトランジスタのェミツタ
と前記基準電位ラインとの間に負荷を介挿して出力電圧
を取り出すように構成したことを特徴とするものである
。
以下、この発明の実施例を図面を参照して説明する。
図はこの発明による増幅器をプッシュプル構成で実施し
た場合の一例の回路図であり、入力端子ｌａは演算増幅
器２の非反転入力端子２ａに接続されており、入力様子
ｌｂは正負電源３，４の中点に接続された基準電位ライ
ン（アースライン）５に接続されている。
た場合の一例の回路図であり、入力端子ｌａは演算増幅
器２の非反転入力端子２ａに接続されており、入力様子
ｌｂは正負電源３，４の中点に接続された基準電位ライ
ン（アースライン）５に接続されている。
演算増幅器２はトランジスタＱ，，Ｑ２（共に第１のト
ランジスタ）と共にボルテージフオロワ６を構成してお
り、その反転入力端２ｂがトランジスタＱ，，Ｑ２のェ
ミツターェミツタ間に介挿された抵抗７，８の接続点に
接続され、その出力端２ｃが電源９を介してトランジス
タＱ，のベースに接続されると共に電源１０を介してト
ランジスタＱ２のベースに接続され、そして正負電源３
，４から電力の供給を受けるようになっている。トラン
ジスタＱ，，Ｑ２はボルテージフオロワ６の出力段を構
成しており、正負電源３，４に各々接続された定電流源
１１，１２間に直列接続されている。すなわち、トラン
ジスタＱ．のコレクタが一端を正電源８に接続した定電
流源１１の他端に接続され、トランジスタＱ２のコレク
タが一端を負電源４に接続した定電流源ｌ２の他端に接
続され、前記抵抗７，８の接続点、すなわちトランジス
タＱ，，Ｑ２の接続中点が第１１の出力端子１３ａに接
続されている。この場合、トランジスタＱ，，Ｑ２は前
記電源９，１０から所定のバイアス電流を供給される。
また、定電流源１１，１２間には、前記トランジスタＱ
，，Ｑ２と並列にトランジスタＱ，Ｑ４（共に第２のト
ランジスタ）が直列に介挿されており、その接続点が第
２の出力端子１３ｂに接続されいる。すなわち、トラン
ジスタＱ３のェミッタが定電流源１１１の他端に接続さ
れ、トランジスタＱ４のェミツタが定電流源１２の他端
に接続され、トランジスタＱ３，Ｑの各コレクタが互い
に接続されると共に第２の出力端子１３ｂに接続されて
いる。そして正負電源３，４間に順次ツェナーダィオー
ドＤ，と抵抗１４とッェナーダィオードＤ２とが直列接
続され、・ッェナーダィオードＤ，と抵抗１４との接続
点がトランジスタＱ３のベースに接続され、抵抗１４と
ッェナーダィオードＤ２との接続点がトランジスタＱの
ベースに接続され、これらッヱナーダイオードＤ，，Ｄ
２および抵抗１４によってトランジスタＱ３，Ｑ４の各
ベースに各々所定の一定電圧が印加されるようになって
いる。また、第１の出力端子１３ａには第１の負荷抵抗
１５の一端が接続され、第２の出力端子１３ｂには第２
の負荷抵抗１６の一端が接続され、第１、第２の負荷抵
抗１５，１６の各他端が互いに接続されると共にその接
続点１７が基準電位ライン５に接続されている。上記の
構成において、図に示す如く、入力端子ｌａ，ｌｂ間に
印加される入力電圧をＶｉ、第１の出力端子１３ａと基
準電位ライン５との間の出力電圧Ｖ，、第２の出力端子
１３ｂと基準電位ライン５との間の出力電圧をＶ２、定
電流源１１，１２に流れる定電流の絶対値をＣＳ、トラ
ンジスタＱ，，Ｑ２，Ｑ，Ｑの各動作電流をｉａ，ｉｄ
，ｉｂ，ｉｅ、負荷抵抗１５，１６の各値をＲｘ，Ｒｙ
、負荷抵抗１５，１６にそれぞれ流れる電流をｉｘ，ｉ
ｙ、負荷抵抗１５，１６の接続点１７と基準電位ライン
５との間の線路に流れる電流をｉｃとすると、まず出力
端子１３ａと基準電位ライン５との間の出力電圧Ｖ，は
、これがボルテージフオロワ６の出力電圧であるため、
Ｖ，＝Ｖｉ……（１｝で表わされる。
ランジスタ）と共にボルテージフオロワ６を構成してお
り、その反転入力端２ｂがトランジスタＱ，，Ｑ２のェ
ミツターェミツタ間に介挿された抵抗７，８の接続点に
接続され、その出力端２ｃが電源９を介してトランジス
タＱ，のベースに接続されると共に電源１０を介してト
ランジスタＱ２のベースに接続され、そして正負電源３
，４から電力の供給を受けるようになっている。トラン
ジスタＱ，，Ｑ２はボルテージフオロワ６の出力段を構
成しており、正負電源３，４に各々接続された定電流源
１１，１２間に直列接続されている。すなわち、トラン
ジスタＱ．のコレクタが一端を正電源８に接続した定電
流源１１の他端に接続され、トランジスタＱ２のコレク
タが一端を負電源４に接続した定電流源ｌ２の他端に接
続され、前記抵抗７，８の接続点、すなわちトランジス
タＱ，，Ｑ２の接続中点が第１１の出力端子１３ａに接
続されている。この場合、トランジスタＱ，，Ｑ２は前
記電源９，１０から所定のバイアス電流を供給される。
また、定電流源１１，１２間には、前記トランジスタＱ
，，Ｑ２と並列にトランジスタＱ，Ｑ４（共に第２のト
ランジスタ）が直列に介挿されており、その接続点が第
２の出力端子１３ｂに接続されいる。すなわち、トラン
ジスタＱ３のェミッタが定電流源１１１の他端に接続さ
れ、トランジスタＱ４のェミツタが定電流源１２の他端
に接続され、トランジスタＱ３，Ｑの各コレクタが互い
に接続されると共に第２の出力端子１３ｂに接続されて
いる。そして正負電源３，４間に順次ツェナーダィオー
ドＤ，と抵抗１４とッェナーダィオードＤ２とが直列接
続され、・ッェナーダィオードＤ，と抵抗１４との接続
点がトランジスタＱ３のベースに接続され、抵抗１４と
ッェナーダィオードＤ２との接続点がトランジスタＱの
ベースに接続され、これらッヱナーダイオードＤ，，Ｄ
２および抵抗１４によってトランジスタＱ３，Ｑ４の各
ベースに各々所定の一定電圧が印加されるようになって
いる。また、第１の出力端子１３ａには第１の負荷抵抗
１５の一端が接続され、第２の出力端子１３ｂには第２
の負荷抵抗１６の一端が接続され、第１、第２の負荷抵
抗１５，１６の各他端が互いに接続されると共にその接
続点１７が基準電位ライン５に接続されている。上記の
構成において、図に示す如く、入力端子ｌａ，ｌｂ間に
印加される入力電圧をＶｉ、第１の出力端子１３ａと基
準電位ライン５との間の出力電圧Ｖ，、第２の出力端子
１３ｂと基準電位ライン５との間の出力電圧をＶ２、定
電流源１１，１２に流れる定電流の絶対値をＣＳ、トラ
ンジスタＱ，，Ｑ２，Ｑ，Ｑの各動作電流をｉａ，ｉｄ
，ｉｂ，ｉｅ、負荷抵抗１５，１６の各値をＲｘ，Ｒｙ
、負荷抵抗１５，１６にそれぞれ流れる電流をｉｘ，ｉ
ｙ、負荷抵抗１５，１６の接続点１７と基準電位ライン
５との間の線路に流れる電流をｉｃとすると、まず出力
端子１３ａと基準電位ライン５との間の出力電圧Ｖ，は
、これがボルテージフオロワ６の出力電圧であるため、
Ｖ，＝Ｖｉ……（１｝で表わされる。
すなわち、出力端子１３ａには、基準電位ライン５（ま
たは接続点１７）に対して入力電圧Ｖｉに比例した電圧
出力が得られる。また図から明らかなように、ＣＳ＝ｉ
ａ十ｉｂ＝ｉｄ＋ｉｅ ・・・…【２｝
ｉａ＝ｉｘ＋ｉｄ ・・・
・・・｛３１ｉｂ＝−ｉｙ＋ｉｅ
・・…・【４｝ｉｘ＝ｊｙ十ｉｃ
・・・…【５｝で表わされる（なお、
定電流値ＣＳは、トランジスタＱ，，Ｑ２の動作電流の
最大値よりも大となるように設定されている）。
たは接続点１７）に対して入力電圧Ｖｉに比例した電圧
出力が得られる。また図から明らかなように、ＣＳ＝ｉ
ａ十ｉｂ＝ｉｄ＋ｉｅ ・・・…【２｝
ｉａ＝ｉｘ＋ｉｄ ・・・
・・・｛３１ｉｂ＝−ｉｙ＋ｉｅ
・・…・【４｝ｉｘ＝ｊｙ十ｉｃ
・・・…【５｝で表わされる（なお、
定電流値ＣＳは、トランジスタＱ，，Ｑ２の動作電流の
最大値よりも大となるように設定されている）。
ここで【３｝、‘４｝式に代入して、１×−ｌｙ＝０
１×＝ｌｙ ……｛６
）また｛６｝式を‘５｝式に代入して、ｌｃ＝０
……【７）で表わされる。
）また｛６｝式を‘５｝式に代入して、ｌｃ＝０
……【７）で表わされる。
この‘７）式から明らかなように、負荷抵抗１５または
１６１こ流れる出力電流は基準電位ライン５に流れるこ
とがない。そして、正負電源３，４からの電源電電流は
当然前記定電流源１１，１２によりその定電流値自体で
一定であり何ら交流的変化の無い完全直流電流であるか
ら、たとえ電源からこの増幅器までの間に配線等による
大きなインピーダンス成分が存在したとしても、この増
幅器には何ら悪影響を及ぼすことがなく、この増幅器の
出力段から見れば、極めて低出力インピーダンスの電源
が接続されていることになる。また、電源側から見た場
合にも、この増幅器には常に一定電流を供給していれば
良いので、負荷変動特性とか、過電流保護等をそれほど
考慮する必要もなく、設計も容易でかつ低コスト化が可
能となる。また、 Ｖ，＝ｉｘ・Ｒｘ ・・・
・・・｛８）であり、この（８ー式とｍ、‘６｝式から
、． Ｖｉ …・・
・｛９｝ｌｙ＝良支で表わされる。
１６１こ流れる出力電流は基準電位ライン５に流れるこ
とがない。そして、正負電源３，４からの電源電電流は
当然前記定電流源１１，１２によりその定電流値自体で
一定であり何ら交流的変化の無い完全直流電流であるか
ら、たとえ電源からこの増幅器までの間に配線等による
大きなインピーダンス成分が存在したとしても、この増
幅器には何ら悪影響を及ぼすことがなく、この増幅器の
出力段から見れば、極めて低出力インピーダンスの電源
が接続されていることになる。また、電源側から見た場
合にも、この増幅器には常に一定電流を供給していれば
良いので、負荷変動特性とか、過電流保護等をそれほど
考慮する必要もなく、設計も容易でかつ低コスト化が可
能となる。また、 Ｖ，＝ｉｘ・Ｒｘ ・・・
・・・｛８）であり、この（８ー式とｍ、‘６｝式から
、． Ｖｉ …・・
・｛９｝ｌｙ＝良支で表わされる。
したがって、■式から明らかなように、負荷抵抗１６に
流れる出力電流ｉｙは、この負荷抵抗１６の値Ｒｙに無
関係であり、入力電圧Ｖｉに比例する電流となる。すな
わち、出力端子１３ｂと接続点１７との間には入力電圧
Ｖに比例した電流出力が得られる。また上記｛９｝式は
、負荷抵抗１５が線形であれば負荷抵抗１６に非線形で
あるものを用いた場合にも、この負荷抵抗１６に入力電
圧Ｖに比例した電圧が供給されることを意味する。した
がって、この回路においては負荷抵抗１６が非線形であ
ることによってここに歪が生じることがない。またこの
際の利得は、負荷抵抗１６の両端間の電圧Ｖ２がＶ２：
−Ｒｙ／Ｒｘ・Ｖｉで表わせるため、負荷抵抗１５，１
６の各値Ｒｘ，Ｒｙを適宜変更することによって自由に
変えることができる。なお、上記の実施例において、負
荷抵抗１５，１６の後続点１７を基準電位ライン５と接
続するようにしたが、‘７ー式から明らかなように接続
点１７と基準電位ライン５との間の電流は零であり、し
たがってこの間を開放状態に構成してもよい。
流れる出力電流ｉｙは、この負荷抵抗１６の値Ｒｙに無
関係であり、入力電圧Ｖｉに比例する電流となる。すな
わち、出力端子１３ｂと接続点１７との間には入力電圧
Ｖに比例した電流出力が得られる。また上記｛９｝式は
、負荷抵抗１５が線形であれば負荷抵抗１６に非線形で
あるものを用いた場合にも、この負荷抵抗１６に入力電
圧Ｖに比例した電圧が供給されることを意味する。した
がって、この回路においては負荷抵抗１６が非線形であ
ることによってここに歪が生じることがない。またこの
際の利得は、負荷抵抗１６の両端間の電圧Ｖ２がＶ２：
−Ｒｙ／Ｒｘ・Ｖｉで表わせるため、負荷抵抗１５，１
６の各値Ｒｘ，Ｒｙを適宜変更することによって自由に
変えることができる。なお、上記の実施例において、負
荷抵抗１５，１６の後続点１７を基準電位ライン５と接
続するようにしたが、‘７ー式から明らかなように接続
点１７と基準電位ライン５との間の電流は零であり、し
たがってこの間を開放状態に構成してもよい。
また、この発明は、上記実施例における定電流源１１，
１２を多少の変更を加えて抵抗で構成し実施し得る。以
上の説明から明らかなように、この発明によれば、一端
が電源に接続された定電流源の他端に、第１のトランジ
スタのコレクタと第２のトランジスタのヱミッタとを接
続し、前記第１のトランジスタのベースに増幅すべき信
号を印加すると、共に前記第２のトランジスタのベース
には所定の一定電圧を印加し、この第２のトランジスタ
のコレクタと基準電位ラインとを直接または抵抗を介し
て接続する一方、前記第１のトランジスタのェミツタと
前記基準電位ラインとの間に負荷を介挿して出力電圧を
取り出すようにしたから、出力信号電流が基準電位ライ
ン（アースライン）および電源供給ラインに流れること
が全くないので、これらのラインのインピーダンスによ
る悪影響、例えばＳ／Ｎの劣化、クロストーク、歪の発
生等を、略完全に除去することができ、またアースライ
ンあるいは電源供給ラインの配線の自由度を高めること
もできる。
１２を多少の変更を加えて抵抗で構成し実施し得る。以
上の説明から明らかなように、この発明によれば、一端
が電源に接続された定電流源の他端に、第１のトランジ
スタのコレクタと第２のトランジスタのヱミッタとを接
続し、前記第１のトランジスタのベースに増幅すべき信
号を印加すると、共に前記第２のトランジスタのベース
には所定の一定電圧を印加し、この第２のトランジスタ
のコレクタと基準電位ラインとを直接または抵抗を介し
て接続する一方、前記第１のトランジスタのェミツタと
前記基準電位ラインとの間に負荷を介挿して出力電圧を
取り出すようにしたから、出力信号電流が基準電位ライ
ン（アースライン）および電源供給ラインに流れること
が全くないので、これらのラインのインピーダンスによ
る悪影響、例えばＳ／Ｎの劣化、クロストーク、歪の発
生等を、略完全に除去することができ、またアースライ
ンあるいは電源供給ラインの配線の自由度を高めること
もできる。
またこの発明によれば電源自体の負荷変動特性あるいは
過電流特性はそれ程重要ではなくなるので、電源を安価
に構成し得るという効果も得られる。
過電流特性はそれ程重要ではなくなるので、電源を安価
に構成し得るという効果も得られる。
図はこの発明の一実施例を示す回路図である。
Claims (1)
- １ 一端が電源に接続された定電流源の他端に、第１の
トランジスタのコレクタと第２のトランジスタのエミツ
タとを接続し、前記第１のトランジスタのベースに増幅
すべき信号を印加すると共に前記第２のトランジスタの
ベースには所定の一定電圧を印加し、この第２のトラン
ジスタのコレクタと基準電位ラインとを直接または抵抗
を介して接続する一方、前記第１のトランジスタのエミ
ツタと前記基準電位ラインとの間に負荷を介挿して出力
電圧を取り出すように構成したことを特徴とする増幅器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007878A JPS601766B2 (ja) | 1978-04-05 | 1978-04-05 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007878A JPS601766B2 (ja) | 1978-04-05 | 1978-04-05 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54132157A JPS54132157A (en) | 1979-10-13 |
| JPS601766B2 true JPS601766B2 (ja) | 1985-01-17 |
Family
ID=12570876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007878A Expired JPS601766B2 (ja) | 1978-04-05 | 1978-04-05 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601766B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61128253U (ja) * | 1985-01-30 | 1986-08-12 |
-
1978
- 1978-04-05 JP JP4007878A patent/JPS601766B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61128253U (ja) * | 1985-01-30 | 1986-08-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54132157A (en) | 1979-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62202606A (ja) | 相互コンダクタンス増幅回路 | |
| US4296383A (en) | Balancing amplifier | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| EP0090543A1 (en) | Differential amplifier with improved linear amplification | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| US4739280A (en) | Amplifier circuit having reduced crossover distortion | |
| US4057743A (en) | Current sensing circuit | |
| JPS601766B2 (ja) | 増幅器 | |
| JPS59207715A (ja) | 増幅器 | |
| KR900002089B1 (ko) | 증폭회로 | |
| US4137506A (en) | Compound transistor circuitry | |
| EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
| KR20000010922A (ko) | 에러 정정을 갖는 전압-전류 변환기 | |
| JPS61219208A (ja) | 利得可変増幅器 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPH06101671B2 (ja) | 電圧比較回路 | |
| JP2724713B2 (ja) | 電力増幅器 | |
| JPH0744398B2 (ja) | プツシユプル増幅器 | |
| KR940002235Y1 (ko) | 고주파용 차동 증폭기 | |
| JPH0253307A (ja) | 低周波増幅回路 | |
| KR940005774Y1 (ko) | 차동출력 증폭기 | |
| JPH03278708A (ja) | ゲイン可変型増幅回路 | |
| JP3185944B2 (ja) | ２線式伝送器 | |
| KR890007654Y1 (ko) | 공진 차동 증폭회로 |