JPH03278708A - ゲイン可変型増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はゲイン可変型増幅回路に関し、特に、回路素子
数の低減されたゲイン可変型増幅回路に関する。

［従来の技術］ ゲイン可変型増幅回路は、ＶＴＲ（ビデオテープレコー
ダ）や、ビデオカメラ等の映像機器における映像信号の
増幅のためなどにも多く用いられる重要な回路部である
。

第４図は、従来の代表的なゲイン可変型増幅回路の構成
を示す回路図である。

第４図を参照して、従来のゲイン可変型増幅回路は、エ
ミッタ同士を接続されたＮＰＮ型トランジスタＱ４およ
びＱ５と、前記トランジスタＱ４およびＱ５のエミッタ
と接地との間に設けられたＮＰＮ型トランジスタＱ３お
よび抵抗Ｒ７の直列接続と、前記トランジスタＱ５のコ
レクタと電源Ｖｃｃとの間に設けられた抵抗Ｒ１１とを
含む。

トランジスタＱ４およびＱ５は、このゲイン可変型増幅
回路の中心をなす差動増幅回路を構成する。

このゲイン可変型増幅回路は、さらに、電源■ＣＣと接
地との間にそれぞれ設けられる、抵抗Ｒ５およびＲ６の
直列接続、抵抗Ｒ９およびＲＩＯの直列接続、および、
抵抗Ｒ１２およびＲ１３の直列接続を含む。抵抗Ｒ５お
よびＲ６の接続点はトランジスタＱ３のベースに接続さ
れ、抵抗Ｒ９およびＲＩＯの接続点はトランジスタＱ４
のベースに接続され、抵抗Ｒ１２およびＲ１３の接続点
はトランジスタＱ５のベースに接続される。さらに、こ
のゲイン可変型増幅回路は、抵抗Ｒ５およびＲ６の接続
点に接続されて、増幅されるべき入力信号をトランジス
タＱ３のベースに与えるカップリングコンデンサＣ２と
、このゲイン可変型増幅回路のゲインを制御するための
制御信号として与えられる直流電圧（ＤＣコントロール
電圧）をトランジスタＱ４のベースに与えるために、抵
抗Ｒ９およびＲＩＯの接続点に接続される抵抗Ｒ８とを
含む。このゲイン可変型増幅回路の出力信号はトランジ
スタＱ５のコレクタから取出される。

以下、このゲイン可変型増幅回路の動作について説明す
る。

動作時において、トランジスタＱ３のベースは、抵抗Ｒ
５およびＲ６によって分圧された電源電圧によって一定
電圧にバイアスされ、トランジスタＱ４のベースおよび
トランジスタＱ５のベースは抵抗Ｒ９，ＲＩＯおよび抵
抗Ｒ１２，Ｒ１３によって同一電圧にバイアスされる。

増幅されるべき入力信号は、カップリングコンデンサＣ
２を介して、一定電圧にバイアスされたトランジスタＱ
３のベースに入力される。これによって、トランジスタ
Ｑ３には、ゲートに印加されたバイアス電圧および入力
信号電圧に応じたコレクタ電流が流れる。

ＤＣコントロール電圧が入力されないときには、トラン
ジスタＱ４およびＱ５のベースが同一電圧にバイアスさ
れているために、トランジスタＱ５のエミッタ電流はト
ランジスタＱ３のコレクタ電流にのみ依存する。しかし
、抵抗Ｒ８を介してＤＣコントロール電圧がトランジス
タＱ４のベースに与えられ、トランジスタＱ４のベース
電圧とトランジスタＱ５のベース電圧とに差が生じると
、この差電圧に応じて、トランジスタＱ５のエミッタ電
流が変化する。

すなわち、ＤＣコントロール電圧が低下すると、トラン
ジスタＱ５のベース電圧がトランジスタＱ４のベース電
圧よりも高くなる方向に変化するため、トランジスタＱ
５がより深い導通状態となり、トランジスタＱ５のエミ
ッタ電流が増加する。逆に、ＤＣコントロール電圧が上
昇すると、トランジスタＱ５のベース電圧がトランジス
タＱ４のベース電圧よりも低くなる方向に変化するため
、トランジスタＱ４がより深い導通状態となる一方、ト
ランジスタＱ５がＯＦＦ状態となる方向に変化し、トラ
ンジスタＱ５のエミッタ電流が減少する。

トランジスタＱ５のエミッタ電流の増加は、すなわち、
電源Ｖｃｃから抵抗Ｒ１１を介してトランジスタＱ５の
コレクタに流れ込む電流の増加である。したがって、Ｄ
Ｃコントロール電圧が低いほど、トランジスタＱ５のコ
レクタから取出される出力信号レベルは上昇する。逆に
、ＤＣコントロール電圧が高いほど、トランジスタＱ５
のコレクタから取出される出力信号レベルは低下する。

このように、ＤＣコントロール電圧によって、抵抗Ｒ１
１に流れる電流が制御されて、このゲイン可変型増幅回
路の出力信号レベルが制御される。

つまり、トランジスタＱ５のコレクタからは、入力信号
がＤＣコントロール電圧および、トランジスタＱ４およ
びＱ５のベースに印加されるバイアス電圧に応じた増幅
率で増幅された信号が出力される。したがって、外部か
らのＤＣコントロール電圧によって、この回路のゲイン
を制御することができる。

［発明が解決しようとする課題］ 従来のゲイン可変型増幅回路は、上記のように差動増幅
回路を基本として構成される。このため、従来のゲイン
可変型増幅回路は、差動増幅回路を構成する２つのトラ
ンジスタと、これらのトランジスタのベースにバイアス
電圧を与えるための抵抗素子と、入力信号を前記２つの
トランジスタに結合するためのトランジスタと、このト
ランジスタのベースをバイアスするための抵抗素子とを
含む多数の回路素子を必要とした。

しかしながら、回路のＩＣ化およびＩＣの低価格化等の
観点から、１つの回路ブロックはできるだけ少ない回路
部品で構成される方が好ましい。

特に、ゲイン可変型増幅回路は、映像機器内の信号処理
ＩＣにも頻繁に用いられる回路であるため、回路素子数
の低減が望まれる。

本発明の目的は上記のような課題を解決し、少数の回路
素子で構成された、外部電圧によるゲイン制御の可能な
ゲイン可変型増幅回路を提供することである。

［課題を解決するための手段］ 上記のような目的を達成するために本発明にかかるゲイ
ン可変型増幅回路は、入力信号を受ける制御端子と、第
１の電圧源に接続される第１の導通端子と、第２の電圧
源に接続される第２の導通端子とを有するトランジスタ
と、このトランジスタに接続され、かつ、外部からの制
御信号に応答して、このトランジスタの第２導通端子と
第２電圧源との間に流れる電流を変化させる制御用素子
とを備え、このトランジスタの第１導通端子から出力信
号が取出される。

［作用］ 上記のように本発明にかかるゲイン可変型増幅回路は、
エミッタ接地型増幅回路のような、第１の電圧源と第２
の電圧源との間に接続されて入力信号を制御端子に受け
、第１導通端子から出力信号が取出されるトランジスタ
によって構成される増幅回路を基本として構成される。

そして、このトランジスタの第２導通端子には、外部か
らの制御信号に応答して、第２導通端子と第２電圧源と
の間に流れる電流を変化させる制御用素子が接続される
。このため、外部からの制御信号を変化させることによ
り、このトランジスタの第２導通端子電圧を変化させよ
うとする電流を生じさせることができる。第２電圧源が
接地電位を供給するものとすると、このトランジスタは
接地される第２導通端子の電圧を一定に保持するように
動作する。

したがって、外部からの制御信号によって、このトラン
ジスタの第２導通端子電圧を変化させるような電流が生
じると、この電流を打消すべく、このトランジスタの第
１導通端子に流れる交流電流の大きさが変化する。この
結果、このトランジスタの第１導通端子から出力信号と
して取出される交流電圧の大きさが変化する。したがっ
て、このゲイン可変型増幅回路のゲインは、外部からの
制御信号によって変化され得る。

このように、本発明にかかるゲイン可変型増幅回路は従
来と異なり、エミッタ接地型増幅回路のような回路素子
数の少ないを基本とし、かつ、この増幅回路を構成する
トランジスタの、接地側の導通端子電圧を一定に保持し
ようとする動作上の基本的な性質を利用して出力信号レ
ベルを外部からの制御信号に応答して変化させるように
構成される。このため、基本となる増幅回路を構成する
トランジスタと制御用素子という２つの素子を基本とし
て、従来よりも少ない回路素子数でゲイン可変型増幅回
路を構成することができる。

［実施例］ 第１図は本発明の一実施例を示すゲイン可変型増幅回路
の回路図である。

図を参照して、このゲイン可変型増幅回路は、エミッタ
接地型増幅回路１を基本に構成される。

増幅回路１は、抵抗Ｒ４を介してエミッタ接地されるＮ
ＰＮ型トランジスタＱ１と、前記トランジスタＱ１のコ
レクタと電源Ｖｃｃとの間に設けられる抵抗Ｒ３と、ト
ランジスタＱ１のベースにバイアス電圧を与えるために
抵抗Ｖｃｃと接地との間に設けられる、抵抗Ｒ１および
Ｒ２の直列接続と、カップリングコンデンサＣ１とを含
む。抵抗Ｒ１およびＲ２の接読点は、トランジスタＱ１
のベースおよびコンデンサＣ１に接続される。コンデン
サＣ１は、増幅されるべき入力信号をトランジスタＱ１
のベースに伝達するために設けられる。この増幅回路１
の出力信号は、トランジスタＱ１のコレクタから取出さ
れる。抵抗Ｒ３およびＲ４の抵抗値を各々、ｒ３および
ｒ４で表わすと、エミッタ接地型増幅回路１のゲインは
、ｒ　３　／　ｒ４にほぼ等しい。

本実施例のゲイン可変型増幅回路は、上記増幅回路１と
、電源Ｖｃｃにコレクタを接続されたＮＰＮ型トランジ
スタＱ２と、抵抗Ｒとを含む。トランジスタＱ２のエミ
ッタは、抵抗Ｒを介して前記トランジスタＱ１のエミッ
タに接続され、トランジスタＱ２のベースにはトランジ
スタＱ１のコレクタから取出される出力信号レベルを制
御するためのＤＣコントロール電圧が与えられる。前記
増幅回路１の出力信号が、このゲイン可変型増幅回路の
出力信号である。

以下、本実施例のゲイン可変型増幅回路の動作について
第３図を参照しながら説明する。

第３図は、本実施例のゲイン可変型増幅回路の動作を示
す波形図であり、第３図（ａ）はトランジスタＱ１のエ
ミッタ電圧の波形図、第３図（ｂ）はトランジスタＱ１
のコレクタ電流の波形図、第３図（Ｃ）は、トランジス
タＱ１のコレクタ電圧の波形図を各々示す。

動作時において、トランジスタＱ１のベースは、抵抗Ｒ
１およびＲ２によって分圧された電源電圧にバイアスさ
れる。このようにバイアス電圧を印加されたトランジス
タＱ１のベースに、コンデンサＣ１を介して入力信号が
付与される。

ＤＣコントロール電圧がトランジスタＱ２に付与されな
ければ、トランジスタＱ１のコレクタおよびエミッタに
各々接続される抵抗Ｒ３およびＲ４に入力信号に応じた
大きさの電流が流れる。この結果、トランジスタＱ１の
コレクタからは、入力信号がトランジスタＱ１のベース
に印加されるバイアス電圧に応じた増幅率ｒ　３　／　
ｒ　４で増幅された信号が出力される。

しかし、トランジスタＱ１のコレクタ出力はＤＣコント
ロール電圧によって以下のように制御される。

入力されたＤＣコントロール電圧が、トランジスタＱ１
のベースに印加されるバイアス電圧以下のとき、すなわ
ち、トランジスタＱ１のエミッタ電圧ＶＥＩがトランジ
スタＱ２のエミッタ電圧ＶＥ２以上であるとき、トラン
ジスタＱ１のエミッタから振幅Ｖの電圧が出力されると
、第３図（ａ）において波形２０で示されるように、ト
ランジスタＱ１のエミッタ電圧と交流的に同一の波形の
電圧がトランジスタＱ２のエミッタから出力される。

したがって、このときには、トランジスタＱ１のコレク
タ電流Ｉ。は第３図（ｂ）において波形２５で示される
ように、トランジスタＱ２のエミッタ電圧ＶＥ２と同一
の波形を示す。トランジスタＱ１のコレクタ電圧は、抵
抗Ｒ３の一端より取出されるため、トランジスタＱ１の
コレクタ電圧の波形は第３図（Ｃ）において波形３０で
示されるように、コレクタ電流Ｉｃと逆位相となる。

このような状態から、ＤＣコントロール電圧を上昇させ
ていくと、トランジスタＱ１のベース電圧がＤＣコント
ロール電圧以下となるため、トランジスタＱ２がＯＮ状
態となる。これによって、トランジスタＱ１のエミッタ
電圧ｖＥ１が、トランジスタＱ２のエミッタ電圧ＶＥ２
以下となるような入力信号レベルにおいては、トランジ
スタＱ２のエミッタから抵抗Ｒを介して、トランジスタ
Ｑ１のエミッタ抵抗Ｒ４に電流が流れる。このため、ト
ランジスタＱ２のエミッタ電圧ＶＥ２は、トランジスタ
Ｑ１のエミッタ電圧ＶＥＩの成るレベル以下をクリップ
されたものとなる。すなわち、トランジスタＱ２のエミ
ッタ電圧ＶＥ２の波形は、第３図（ａ）において波形２
１で示されるように、トランジスタＱ１のエミッタ電圧
ＶＥＩの波形（図中、破線で示す）から前記酸るレベル
以下の部分を除去された形を示す。

トランジスタＱ２のエミッタ電圧ＶＥ２がトランジスタ
Ｑ１のエミッタ電圧ＶＥＩよりも高いときには、トラン
ジスタＱ１のエミッタから抵抗Ｒ４に流れる電流が増加
し、トランジスタＱ１のエミッタ電圧を上昇させようと
する。しかし、トランジスタＱ１は常にそのエミッタ電
圧を一定に保持するように動作する。このため、トラン
ジスタＱ１は、トランジスタＱ２のエミッタ電圧ＶＥ２
が、トランジスタＱ１のエミッタ電圧ｖＥ１よりも高く
なると、トランジスタＱ１のエミッタ電圧上昇を妨げる
ように、トランジスタＱ２のエミッタから抵抗Ｒ４を介
して接地に流れ込む電流を打消す方向の電流を増加させ
るように動作する。すなわち、トランジスタＱ１のコレ
クタから抵抗Ｒ３に流れ出る方向の電流が増加する。し
たがって、トランジスタＱ２のエミッタ電圧が第３図（
ａ）において波形２１で示されるような場合には、トラ
ンジスタＱ１のコレクタ電流は、第３図（ｂ）において
波形２６で示されるように、トランジスタＱ２のエミッ
タ電圧ＶＥ２がトランジスタＱ１のエミッタ電圧ＶＥＩ
よりも高くなる部分において、負方向に増大する。した
がって、トランジスタＱ１のコレクタ電圧は、第３図（
Ｃ）において波形３１で示されるように、コレクタ電流
Ｉ。の負方向への増大に対応して正方向に増大する。

ＤＣコントロール電圧が上昇するほどトランジスタＱ１
のベース電圧とＤＣコントロール電圧との差は大きくな
るため、ＤＣコントロール電圧の上昇に伴なって、トラ
ンジスタＱ２のエミッタ電圧ＶＥ２がトランジスタＱ１
のエミッタ電圧ＶＥ１よりも高くなる入力信号レベルが
高くなる。したがって、第３図（ａ）において波形２２
〜２４で示されるように、ＤＣコントロール電圧の上昇
に伴なって、トランジスタＱ２のエミッタ電圧ＶＥ２は
、高いレベルまでクリップされる。したがって、第３図
（ｂ）において波形２７〜２９で示されるように、ＤＣ
コントロール電圧が上昇するほど、トランジスタＱ１の
コレクタに流れる電流が増大する、入力信号のレベル範
囲が広がりトランジスタＱ１のコレクタ電流Ｉｃの振幅
は大きくなる。これに追従して、このゲイン可変型増幅
回路の出力信号であるトランジスタＱ１のコレクタ電圧
の振幅も第３図（ｃ）において波形３２〜３４で示され
るように大きくなる。すなわち、ＤＣコントロール電圧
が高いほど、このゲイン可変型増幅回路のゲインが上昇
して、トランジスタＱ１のベースに与えられた入力信号
の交流成分は大きく増幅される。したがって、ＤＣコン
トロール電圧を制御することによって、このゲイン可変
型増幅回路の出力信号レベルを制御することができる。

今、トランジスタＱ１のエミッタ電圧ＶＥＩの振幅はＶ
であるから、トランジスタＱ１のエミッタ抵抗Ｒ４にト
ランジスタＱ２のエミッタから抵抗Ｒを介して流れ込む
交流電流の最大値ｉは、抵抗Ｒの抵抗値をｒで表わすと
、ｖ／ｒで表される。

一方、トランジスタＱ１のコレクタ電流は、トランジス
タＱ２のエミッタからトランジスタＱ１のエミッタ抵抗
Ｒ４に流れ込む電流分だけ増加し、その増加分だけトラ
ンジスタＱ１のコレクタ電圧の振幅（出力信号の振幅）
が、トランジスタＱ２から抵抗Ｒ４に流れ込む電流がな
い場合よりも増大する。したがって、ＤＣコントロール
電圧によって制御可能な、このゲイン可変型増幅回路の
電圧ゲインは、トランジスタＱ１のコレクタ抵抗Ｒ３の
抵抗値をｒ３で表わすと、ｖ／ｒＸｒ３で表わされる。

このように、本実施例では、入力信号を増幅するトラン
ジスタのエミッタに流れ込む電流を制御することによっ
て、出力信号のゲイン制御が行なわれる。このため、Ｄ
Ｃコントロール電圧をゲートに受ける１個のトランジス
タを抵抗素子を介して、従来のエミッタ接地型増幅回路
に付加するだけで、すなわち、従来よりも少ない回路素
子でＤＣコントロール電圧によるゲイン制御の可能な増
幅回路が実現される。

第２図は本発明の他の実施例によるゲイン可変型増幅回
路の回路図である。このゲイン可変型増幅回路は、入力
信号を、所望の期間においてのみ外部電圧に応じた増幅
率で増幅することができる。

第２図を参照して、このゲイン可変型増幅回路は、上記
実施例のゲイン可変型増幅回路を構成する回路素子に加
えて、ＤＣコントロール電圧を受けるトランジスタＱ２
のベースに接続されるダイオードＤを含む。

ダイオードＤは、アノードをトランジスタＱ２のベース
に接続され、カソードに前記パルス信号を受ける。した
がって、前記パルス信号が“Ｌ”レベルであるときにの
み、ダイオードＤは導通して、トランジスタＱ２のベー
ス電圧を、ＤＣコントロール電圧にかかわらず“Ｌルベ
ルに強制する。このため、ＤＣコントロール電圧にかか
わらずトランジスタＱ２はＯＦＦ状態となり、エミッタ
接地型増幅回路１は、動作上、ＤＣコントロール電圧と
切離される。したがって、パルス信号が“Ｌ”である期
間にはＤＣコントロール電圧によって、このゲイン可変
型増幅回路のゲインを制御することはできなくなる。

パルス信号が“Ｈ”である期間には、ダイオードＤがＯ
ＦＦ状態となるため、ＤＣコントロール電圧は、トラン
ジスタＱ２のベースに伝達される。

したがって、この期間には、トランジスタＱ１およびＣ
２が先の実施例の場合と同様の動作を行ない、ＤＣコン
トロール電圧によるゲイン制御が行なわれる。

このように、本実施例ではＤＣコントロール電圧をトラ
ンジスタＱ２に与える期間をダイオードＤを用いて限定
することによって、外部電圧によるゲイン制御を所望の
期間だけ行なうことを可能とした。

［発明の効果］ 以上のように本発明によれば、従来より用いられている
単純な構成のエミッタ接地型の増幅回路に、たとえば、
抵抗を介して１個のトランジスタを接続するだけの構成
でゲイン可変型増幅回路を構成することができる。この
ため、従来よりも少ない回路素子で構成されたゲイン可
変型増幅回路を提供でき、結果として、従来よりも安価
にゲイン可変型増幅回路を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のゲイン可変型増幅回路の回
路図、第２図は本発明の他の実施例のゲイン可変型増幅
回路の回路図、第３図は第１図および第２図に示される
ゲイン可変型増幅回路の動作を説明するための波形図、
第４図は従来のゲイン可変型増幅回路の回路図である。 図において、１はエミッタ接地型増幅回路、Ｑ１〜Ｑ５
はＮＰＮ型トランジスタ、ＲおよびＲ１−Ｒ１３は抵抗
、Ｃ１およびＣ２はコンデンサ、Ｄはダイオードである
。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 入力信号を受ける制御端子と、第１の電圧源に接続され
   る第１の導通端子と、第２の電圧源に接続される第２の
   導通端子とを有するトランジスタと、 前記トランジスタに接続され、かつ、外部からの制御信
   号に応答して、前記トランジスタの前記第２導通端子と
   前記第２電圧源との間に流れる電流を変化させる制御用
   素子とを備え、 前記トランジスタの前記第１導通端子から出力信号が取
   出される、ゲイン可変型増幅回路。