JPS60178657A - 半導体増幅装置 - Google Patents
半導体増幅装置Info
- Publication number
- JPS60178657A JPS60178657A JP3426384A JP3426384A JPS60178657A JP S60178657 A JPS60178657 A JP S60178657A JP 3426384 A JP3426384 A JP 3426384A JP 3426384 A JP3426384 A JP 3426384A JP S60178657 A JPS60178657 A JP S60178657A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- power supply
- circuit
- power source
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、高利得、高周波の増幅を行う半導体ＩＣに関
するものである。
するものである。
（従来の技術分野）
第１図は従来例であって、１はＩＣチップ外の高電位電
源供給端子、２はＩＣチップ外の低電位電源供給端子、
３はＩＣチップ内の入力信号端子、４はＩＣチップ内の
出力信号端子、５はＩＣチップ内の高電位電源供給端子
、６はＩＣチップ内の八 低電位電源供給端子、７，８はＩＣチップ内外を結ぶボ
ンディングワイヤおよびＩＣ外部での電源供給用ライン
の寄生インダクタンス、９はＩＣチップの内と外の境界
を示す破線、Ａ、〜ＡｌｌはＩＣチップ内で構成される
受動素子または能動素子によりなる増幅回路網である。
源供給端子、２はＩＣチップ外の低電位電源供給端子、
３はＩＣチップ内の入力信号端子、４はＩＣチップ内の
出力信号端子、５はＩＣチップ内の高電位電源供給端子
、６はＩＣチップ内の八 低電位電源供給端子、７，８はＩＣチップ内外を結ぶボ
ンディングワイヤおよびＩＣ外部での電源供給用ライン
の寄生インダクタンス、９はＩＣチップの内と外の境界
を示す破線、Ａ、〜ＡｌｌはＩＣチップ内で構成される
受動素子または能動素子によりなる増幅回路網である。
このような回路網の高電位電源ラインおよび低電位電源
ラインをＩＣチップ内の電源供給端子５，６に一括し、
寄生インダクタンス７．８の要因であるＩＣチップ外の
ボンディングワイヤおよび電源供給用ラインを介して電
源を供給する従来の手法では、寄生インダクタンス７．
８により交流接地が不完全となり、出力段の回路（例え
ばＡ１１）の信号成分がＩＣチップ内の’ＪＬｊ［ライ
ンを介して入力段の回路（例えばＡ、）にまわり込み、
発振等の不安定動作を生じ易い。
ラインをＩＣチップ内の電源供給端子５，６に一括し、
寄生インダクタンス７．８の要因であるＩＣチップ外の
ボンディングワイヤおよび電源供給用ラインを介して電
源を供給する従来の手法では、寄生インダクタンス７．
８により交流接地が不完全となり、出力段の回路（例え
ばＡ１１）の信号成分がＩＣチップ内の’ＪＬｊ［ライ
ンを介して入力段の回路（例えばＡ、）にまわり込み、
発振等の不安定動作を生じ易い。
第２図は、さらに具体的な従来例 であって、第１図で
説明した信号の他、１０，１１．１４は抵抗Ｒ，＋ Ｒ
２＋ Ｒ＝、、１２ 、 Ｊ３はトランジスタである。
説明した信号の他、１０，１１．１４は抵抗Ｒ，＋ Ｒ
２＋ Ｒ＝、、１２ 、 Ｊ３はトランジスタである。
第１図の構成に基づくこのような従来のＩＣチップ内部
への電曽供給法では、例えば出力信号端子４の不整合等
により、出力信号端子４に信号が入力したとするとトラ
ンジスタ１３はベース接地動作となり、寄生インダクタ
ンス７が負荷となり、端子５に利得を生じ、工Ｃチップ
内の電源ラインを介して抵抗１０．’１１により分圧さ
れ、入力信号端子３に帰還されたり、端子４からの信号
が抵抗１４、ＩＣチップ内のミノライン、抵抗１１を介
して帰還がかかり、発振等の不安定動作を生じ易くなる
。
への電曽供給法では、例えば出力信号端子４の不整合等
により、出力信号端子４に信号が入力したとするとトラ
ンジスタ１３はベース接地動作となり、寄生インダクタ
ンス７が負荷となり、端子５に利得を生じ、工Ｃチップ
内の電源ラインを介して抵抗１０．’１１により分圧さ
れ、入力信号端子３に帰還されたり、端子４からの信号
が抵抗１４、ＩＣチップ内のミノライン、抵抗１１を介
して帰還がかかり、発振等の不安定動作を生じ易くなる
。
特にマイクロ波帯に及ぶ高利得、高周波増幅回路ＩＣで
は、僅か数１１１（のインダクタンスで回路動作が不安
定となり、発振を生じてしまうという問題があった。
は、僅か数１１１（のインダクタンスで回路動作が不安
定となり、発振を生じてしまうという問題があった。
これを解決するには、端子６，６をμＦオーダ以上の大
容量で交流接地すれば良いが、ＩＣチップ内では数十ｐ
Ｆ程度の小容量値の実現が限界であることや、ＩＣチッ
プ外では、チップ近傍に大容量を配置し、交流接地を図
ることが考えられるが、チップと容量との接続をボンデ
ィングワイヤ等で行う必要があるため、数ｎＨ程度の寄
生インダクタンスが伺加し−Ｃしまい、容量とインダク
タンスの等 共振により特性が劣化してしまう問題があった。
容量で交流接地すれば良いが、ＩＣチップ内では数十ｐ
Ｆ程度の小容量値の実現が限界であることや、ＩＣチッ
プ外では、チップ近傍に大容量を配置し、交流接地を図
ることが考えられるが、チップと容量との接続をボンデ
ィングワイヤ等で行う必要があるため、数ｎＨ程度の寄
生インダクタンスが伺加し−Ｃしまい、容量とインダク
タンスの等 共振により特性が劣化してしまう問題があった。
△
（発明の目的）
本発明は、この欠点を除去するため、増幅回路ＩＣの全
体回路の電源ラインをいくつかに分割し、各々について
ＩＣチップ内の′電源ラインパクンを構成し、別個にボ
ンディングワイヤやラインを介して電源を供給できるよ
うにして、高利得、高周波増幅回路ＩＣの発振に対する
安定化を図ることのできる半導体増幅装置を提供するも
のである。
体回路の電源ラインをいくつかに分割し、各々について
ＩＣチップ内の′電源ラインパクンを構成し、別個にボ
ンディングワイヤやラインを介して電源を供給できるよ
うにして、高利得、高周波増幅回路ＩＣの発振に対する
安定化を図ることのできる半導体増幅装置を提供するも
のである。
（発明の構成および作用）
以下本発明の詳細な説明する。
第３図は本発明の実施例であって、１はＩＣチップ外の
高電位電源供給端子、２はＩＣチップ外の低電位ｉｈ＃
供給用端子、３はＩＣチップ内の入力信号端子、４はＩ
Ｃチップ内の出力信号端子、５−１〜５−ｎはＩＣチッ
プ内の高電位電源供給端子、６−１〜６−ｎはＩＣチッ
プ内の低′亀位電源供給端イ、７−１〜７−１１．８−
１〜８−１１はＩＣチップ内外を結ぶボンディングワイ
ヤおよび！ 諒供給用ライ７テ１７）寄生インダクタン
ス、９はＩＣチップの内と外の境界を示す破線、Ａ、〜
ＡｎはＩＣチップ内で構成される受動素子または能動素
子より成る増幅回路網である。
高電位電源供給端子、２はＩＣチップ外の低電位ｉｈ＃
供給用端子、３はＩＣチップ内の入力信号端子、４はＩ
Ｃチップ内の出力信号端子、５−１〜５−ｎはＩＣチッ
プ内の高電位電源供給端子、６−１〜６−ｎはＩＣチッ
プ内の低′亀位電源供給端イ、７−１〜７−１１．８−
１〜８−１１はＩＣチップ内外を結ぶボンディングワイ
ヤおよび！ 諒供給用ライ７テ１７）寄生インダクタン
ス、９はＩＣチップの内と外の境界を示す破線、Ａ、〜
ＡｎはＩＣチップ内で構成される受動素子または能動素
子より成る増幅回路網である。
本発明は、増幅回路ＩＣを構成する回路について、回路
構成、利得特性、帯域特性、Ｎ、諒供給用う・インの寄
生インダクタンス、ＩＣチップ内の端１′・数を考慮し
て、適当ＫＡ、〜Ａｎの部分回路に分割し、Ａ１−Ａｌ
、各々について、ＩＣチップ内の高電位電源供給端子５
−１〜５−１１およびＩＣチップ内の低電位Ｉ４源ｇし
給端子６−１〜６−１１を酸レフ、各々、別ｆ１δ１（
１，１、ディングワイヤおよび電源供給用ラインを・Ｉ
Ｉ、Ｎ’ｌ ・ｊ外の１５．源供給用端子１，２により
、電源を加え、動作せしめるものである。このため、Ｉ
Ｃチップ外の端子１，２では、容易に大容量で交流接地
を完全に取ることができるので、第１図の従来例 で示
したような、ＩＣチップ内の電源ラインパクンを介して
の部分回路間の結合がなくなり、信号の電源ラインを介
するまわり込みによる発掘等の不安定を改善することが
できる。なお、分割部分でも高利得なほどその部分回路
内での電源ラインパクンを介しての廻り込みが犬きくな
るので、分割はなるべく各分割部分の利得が相等しくな
るようにすることが好ましい。
構成、利得特性、帯域特性、Ｎ、諒供給用う・インの寄
生インダクタンス、ＩＣチップ内の端１′・数を考慮し
て、適当ＫＡ、〜Ａｎの部分回路に分割し、Ａ１−Ａｌ
、各々について、ＩＣチップ内の高電位電源供給端子５
−１〜５−１１およびＩＣチップ内の低電位Ｉ４源ｇし
給端子６−１〜６−１１を酸レフ、各々、別ｆ１δ１（
１，１、ディングワイヤおよび電源供給用ラインを・Ｉ
Ｉ、Ｎ’ｌ ・ｊ外の１５．源供給用端子１，２により
、電源を加え、動作せしめるものである。このため、Ｉ
Ｃチップ外の端子１，２では、容易に大容量で交流接地
を完全に取ることができるので、第１図の従来例 で示
したような、ＩＣチップ内の電源ラインパクンを介して
の部分回路間の結合がなくなり、信号の電源ラインを介
するまわり込みによる発掘等の不安定を改善することが
できる。なお、分割部分でも高利得なほどその部分回路
内での電源ラインパクンを介しての廻り込みが犬きくな
るので、分割はなるべく各分割部分の利得が相等しくな
るようにすることが好ましい。
第４図は、さらに具体的な本発明の実施例であって、第
３図で説明した他に１０ 、１１ 、１４は抵抗Ｒ１＋
Ｒ２＋ ＲＥ％ １２ ＋ １３はトランジスタである
。本発明の場合、例えば出力信号端子４での不整合によ
り、端子４から入力すると、トランジスタ１３はベース
接地として動作し、インダクタンス７−ｎを負荷として
、端子５−ｎに利得を生じる。しかし、ＩＣチップ内の
電源供給用端子５−１．・・・５−ｎが分割してあり、
ＩＣチップ外の端子１，２は容易に大容量で交流接地を
とることができるので、第２図で示した従来の手法のよ
うに、ＩＣチップ内の電源ラインを介しての入力部分へ
廻り込みがなくなり、信号の％ｆ、 諒ラインを介して
の廻り込みによる発振等の不安定を改善することができ
る。
３図で説明した他に１０ 、１１ 、１４は抵抗Ｒ１＋
Ｒ２＋ ＲＥ％ １２ ＋ １３はトランジスタである
。本発明の場合、例えば出力信号端子４での不整合によ
り、端子４から入力すると、トランジスタ１３はベース
接地として動作し、インダクタンス７−ｎを負荷として
、端子５−ｎに利得を生じる。しかし、ＩＣチップ内の
電源供給用端子５−１．・・・５−ｎが分割してあり、
ＩＣチップ外の端子１，２は容易に大容量で交流接地を
とることができるので、第２図で示した従来の手法のよ
うに、ＩＣチップ内の電源ラインを介しての入力部分へ
廻り込みがなくなり、信号の％ｆ、 諒ラインを介して
の廻り込みによる発振等の不安定を改善することができ
る。
本発明は、坪に寄生インダクタンスの低減を図ることよ
りも、ＩＣチップへの電源供給用ラインが完全に分離さ
れているため改善効果が大きく、例えば、寄生インダク
タンスを５分の１にするよりも５分割したほうが、発振
等に対する安定性の改善を図ることができる。
りも、ＩＣチップへの電源供給用ラインが完全に分離さ
れているため改善効果が大きく、例えば、寄生インダク
タンスを５分の１にするよりも５分割したほうが、発振
等に対する安定性の改善を図ることができる。
第５図は伝送利得Ｓ２． ＝ ６６ ｄＢ帯域１．５Ｇ
Ｈ７，を有する広帯域増幅回路を想定したときのＩＣチ
ップ内の’ｉｔ；源ラインパタンの５分割時と非分割１
１０における発振に対する絶対安定性の評価指数である
安定指数（５ｔａｂｉｌｉｔｙ ｆａｃｔｏｒ ） Ｋ
の周波数特性の比較を示したものである。これにより、
Ｌ＝１ｎＨの時非分割時においては■で示すようにＫ＜
１の領域が存在し、Ｋ〉１の絶対安定性を確保すること
ができないが、ＩＣチップ内の電源ラインパタンを５分
割することにより、■のように絶対安定を確保でき、Ｌ
の値を１／１０ （Ｌ＝０．１ ｎＨ）にした非分割時
の特性■と比較してもさらに安定であり、工Ｃチップ内
の電源ラインバタン分割の効果が大きいことがわかる。
Ｈ７，を有する広帯域増幅回路を想定したときのＩＣチ
ップ内の’ｉｔ；源ラインパタンの５分割時と非分割１
１０における発振に対する絶対安定性の評価指数である
安定指数（５ｔａｂｉｌｉｔｙ ｆａｃｔｏｒ ） Ｋ
の周波数特性の比較を示したものである。これにより、
Ｌ＝１ｎＨの時非分割時においては■で示すようにＫ＜
１の領域が存在し、Ｋ〉１の絶対安定性を確保すること
ができないが、ＩＣチップ内の電源ラインパタンを５分
割することにより、■のように絶対安定を確保でき、Ｌ
の値を１／１０ （Ｌ＝０．１ ｎＨ）にした非分割時
の特性■と比較してもさらに安定であり、工Ｃチップ内
の電源ラインバタン分割の効果が大きいことがわかる。
（発明の効果）
以上説明したように、本発明は増幅回路ＩＣにおいて全
体回路の電源ラインを分割し、ＩＣチップ内の電源供給
用ラインパクンを分割部ととに構成して個別に電源を供
給することにより、従来のようなＩＣチップ外の電源供
給用ボンディングワイヤ、ラインの寄生インダクタンス
の影響で、信号がＩＣチップ内の電源ラインパタンを介
してまわり込むことがなくなり、発振などの不安定動作
に対して改善を図ることができる。特に、発振の生じ易
い高利得、高周波増幅回路ＩＣでは、電源を分割して供
給することにより、犬きく安定性を確保することができ
る。
体回路の電源ラインを分割し、ＩＣチップ内の電源供給
用ラインパクンを分割部ととに構成して個別に電源を供
給することにより、従来のようなＩＣチップ外の電源供
給用ボンディングワイヤ、ラインの寄生インダクタンス
の影響で、信号がＩＣチップ内の電源ラインパタンを介
してまわり込むことがなくなり、発振などの不安定動作
に対して改善を図ることができる。特に、発振の生じ易
い高利得、高周波増幅回路ＩＣでは、電源を分割して供
給することにより、犬きく安定性を確保することができ
る。
第１図、第２図は従来の増幅回路１ｃの電源供給例を示
す回路図、第３図、第４図は本発明の半導体増幅装置Ｉ
Ｃの実施例を示す回路図、第５図は本発明実施例の効果
を示す特性図である。 １・・ＩＣチップ外の高電位電源供給端子、２・・・Ｉ
Ｃデツプ外の低電位電源供給用端子、３・・・ＩＣチッ
プ内の入力信号端子、４・・・ＩＣチップ内の出力信号
端子、５（５−１〜５−ｎ）・・ＩＣチップ内の高電位
電源供給端子、６（６−１〜６−ｎ）・・・ＩＣチップ
内の低電位電源供給端子、７（７７１〜７−ｎ ） 、
８ （８−１〜８−ｎ）・・・ＩＣチップの内外を結
ぶボンディングワ・ｒヤおよびＩＣ外部の′ル、源供給
用ラインの寄仕インダクタンス、９・・・ＩＣチップの
内と外の境界を示す破線、１０，１１．１４・・・抵抗
、１２ 、１３・・・トランジスタ、Ａ １− Ａ １
１・・・増幅回路網。 特許出願人 日本型Ｇｔ ｉｌｌ：話公社代理人 白水
常雄 外１名 Ｔｔｌｌｏ 第２０ 第３図 第４目
す回路図、第３図、第４図は本発明の半導体増幅装置Ｉ
Ｃの実施例を示す回路図、第５図は本発明実施例の効果
を示す特性図である。 １・・ＩＣチップ外の高電位電源供給端子、２・・・Ｉ
Ｃデツプ外の低電位電源供給用端子、３・・・ＩＣチッ
プ内の入力信号端子、４・・・ＩＣチップ内の出力信号
端子、５（５−１〜５−ｎ）・・ＩＣチップ内の高電位
電源供給端子、６（６−１〜６−ｎ）・・・ＩＣチップ
内の低電位電源供給端子、７（７７１〜７−ｎ ） 、
８ （８−１〜８−ｎ）・・・ＩＣチップの内外を結
ぶボンディングワ・ｒヤおよびＩＣ外部の′ル、源供給
用ラインの寄仕インダクタンス、９・・・ＩＣチップの
内と外の境界を示す破線、１０，１１．１４・・・抵抗
、１２ 、１３・・・トランジスタ、Ａ １− Ａ １
１・・・増幅回路網。 特許出願人 日本型Ｇｔ ｉｌｌ：話公社代理人 白水
常雄 外１名 Ｔｔｌｌｏ 第２０ 第３図 第４目
Claims (2)
- （１）高利得、高周波の増幅を行う半導体増幅装置にお
いて、ＩＣチップ内部の高電位電源端子および低電位電
源端子が各々数個に分割され、分割された部分ごとに引
き出されたボンディングワイヤ寸たはラインを介して前
記電源端子により電源が供給されるように構成されたこ
とを９”）′徴とする半導体増幅装置。 - （２）前記の分割はその分割された部分による利得かは
は相等しくなるように行なわれていることを特徴とする
特許請求の範凹第１項記載の半導体増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3426384A JPS60178657A (ja) | 1984-02-27 | 1984-02-27 | 半導体増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3426384A JPS60178657A (ja) | 1984-02-27 | 1984-02-27 | 半導体増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60178657A true JPS60178657A (ja) | 1985-09-12 |
| JPH0476213B2 JPH0476213B2 (ja) | 1992-12-03 |
Family
ID=12409281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3426384A Granted JPS60178657A (ja) | 1984-02-27 | 1984-02-27 | 半導体増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113565A (ja) * | 1988-10-22 | 1990-04-25 | Nec Corp | 半導体集積回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023106146A (ja) | 2022-01-20 | 2023-08-01 | 株式会社東芝 | 鉄道線路検出装置およびプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57129530A (en) * | 1981-02-05 | 1982-08-11 | Nec Corp | Integrated circuit |
-
1984
- 1984-02-27 JP JP3426384A patent/JPS60178657A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57129530A (en) * | 1981-02-05 | 1982-08-11 | Nec Corp | Integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113565A (ja) * | 1988-10-22 | 1990-04-25 | Nec Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0476213B2 (ja) | 1992-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3995927B2 (ja) | リニア集積回路に周波数安定度改善のためにラプラス変換零を加える方法および回路 | |
| CN114978051B (zh) | 一种基于增强型晶体管的电流复用低噪声放大器 | |
| WO2003019771A1 (en) | Power amplifier having a cascode current-mirror self-bias boosting circuit | |
| JP2005184838A (ja) | バイアス回路を一体化した金属酸化膜半導体デバイス | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| Cherry | A new result in negative‐feedback theory, and its application to audio power amplifiers | |
| US5457427A (en) | High-frequency amplifier means with enhanced output resistance | |
| US4801889A (en) | Amplifier for amplifying input signal voltage and supplying the same | |
| Kafe et al. | 0.5 V RMS-to-DC converter topologies suitable for implantable biomedical devices | |
| JPH0476213B2 (ja) | ||
| TWI736249B (zh) | 具有抗干擾機制的訊號輸出電路及方法 | |
| JP2001007667A (ja) | 可変利得増幅器及び差動増幅器 | |
| JPS6010106Y2 (ja) | カスケ−ド増幅器 | |
| US4280103A (en) | Multistage transistor amplifier | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| US2803712A (en) | Transistor amplifier | |
| JPS59131208A (ja) | マイクロ波モノリシツク増幅器 | |
| US8437483B2 (en) | Active snubber for improving stability of headphone amplifiers | |
| JP3108772B2 (ja) | 発振回路 | |
| JPS6129203A (ja) | 増巾器 | |
| JPH0254603A (ja) | 電源供給回路 | |
| JP2570961B2 (ja) | 半導体集積回路 | |
| JPH042506Y2 (ja) | ||
| JP2853935B2 (ja) | 半導体レーザ装置 | |
| JP2558294B2 (ja) | 増幅回路ｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |