JPH02113565A

JPH02113565A - 半導体集積回路

Info

Publication number: JPH02113565A
Application number: JP63266556A
Authority: JP
Inventors: Satoru Shinozaki; 篠崎　了
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-10-22
Filing date: 1988-10-22
Publication date: 1990-04-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は人出力バッファ回路を有する半導体集積回路に
関し、特に入出力間の高周波帯域におけるアイソレーシ
ョンを改善した半導体集積回路に関する。

〔従来の技術〕

従来、集積回路の人出力バッファ回路としてトランジス
タを用いたエミッタ・フォロワ回路が用いられる。例え
ば、第゛３図に示すように、機能回。

踏部の入力側、出力側に夫々トランジスタ１．　２を接
続し、入出カニミッタ・フォロワ回路の正電圧（Ｖｃｃ
）側電源供給端子として各トランジスタ１．２のコレク
タ電極を共通に引出し、高周波接地用コンデンサ７を外
付けしている。一方、負電圧（Ｖｔｔ）側電源供給端子
として、各トランジスタ１．２のエミッタ電極に抵抗を
接続するか又は直流インピーダンスの高い定電流源５，
６を夫々接続して引き出している。

〔発明が解決しようとする課題〕

上述した従来の人出力バッファ回路では、正電圧側電源
供給端子には外付けのコンデンサ７を接続しているが、
この端子に接続する引出し用のボンディングワイヤのワ
イヤ・インダクタンスがコモンインピーダンスとなり、
外部接地用コンデンサ７の効果が十分得られない。

また、負電圧側電源供給端子においては、定電流源５．
６はトランジスタの電流増幅率等を利用して高インピー
ダンスを得ているが、トランジスタの電極間容量や増幅
率の周波数特性によって高周波においては、充分高いイ
ンピーダンスが得られなくなる。また、負電圧側電源供
給端子を共通に引き出しているため、正電圧側電源供給
端子と同様にコモンインピーダンスが存在する。この結
果、高周波において出力信号が入力端子に回り込み、入
出力間アイソレーションが得られないという問題が生じ
ている。

本発明は入出力間の高周波アイソレーションを改善する
ことが可能な入出力バッファ回路を備えた半導体集積回
路を提供することを目的とする。

〔課題を解決するための手段〕

本発明の半導体集積回路は、入力バッファ回路。

出力バッファ回路を構成するエミッタ・フォロワ接続し
た各トランジスタのコレクタには半導体集積回路内に形
成された接地間容量を夫々個別に接続するとともに、各
コレクタを夫々独立した正電源供給端子として構成し、
前記各トランジスタのエミッタには夫々個別に抵抗又は
定電流源を接続するとともに、各エミッタを夫々独立し
た負電源供給端子として構成している。

〔作用〕

上述した構成では、コレクタ、エミッタで構成される電
源端子におけるコモンインピーダンスを解消して各電源
端子でのインピーダンスを高くでき、入出力間の高周波
アイソレーションを向上できる。

〔実施例］次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例を示す回路図である。

トランジスタ１は入力部バッファ回路用のエミッタ・フ
ォロワ、トランジスタ２は出力部バッファ回路用のエミ
ッタ・フォロワを構成している。トランジスタ１及び２
のコレクタ電極は半導体集積回路に内蔵されたコンデン
サ３及び４に夫々個別に接続され夫々独立した正電源（
ＶＣＣ）側電源供給端子として外部に引き出されている
。

一方、前記トランジスタｌ及び２のエミッタ電極には定
電流源５及び６が夫々個別に接続され夫々独立した負電
源（■、）側電源供給端子として外部に引き出されてい
る。

なお、半導体集積回路の機能部分は、前記入力部バッフ
ァ用トランジスタ１のエミッタ電極と、出力部バッファ
用トランジスタ２のベース電極の間に接続され入出力変
動に対して保護されている。

この構成によれば、正電源側の電源供給端子及び負電源
側の電源供給端子のいずれも、各トランジスタ１，２が
夫々独立した端子として構成されるため、コモンインピ
ーダンスが生じることはなく、各端子におけるインピー
ダンスを高いものにできる。このため、出力部から入力
部への高周波信号の回り込みを抑圧し、入出力間の高周
波アイソレーションを改善できる。

ここで、前記コンデンサ３及び４は、例えば二層配線を
有する半導体集積回路においては、二層金属電極の中間
に絶縁層を挟んだＭ　Ｉ　Ｍ　（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ−Ｍｅｔａｌ　）容量が利用できる。また、
層配線の時は金属と半導体で構成される電極間に酸化膜
から成る絶縁層をはさんだＭＯＳ　（Ｍｅｔａｌ−Ｏｘ
ｉｓ　ｉｄｅ−３ｅｍｉｃｏｎｄｕｃｔｏｒ　）容量が
可能である。

また、コレクタ側コンデンサとしてエミッタ・フォロワ
を構成するトランジスタのコレクタ頭載を広大にするこ
とで得られるコレクター基板間容量Ｃｃｓ　（Ｃａｐａ
ｃｉｔａｎｃｅ　ｃｏｌｌｅｃｔｉｏｎ　ｓｕｂｓｔｒ
ａｉｇｈｔ）を利用してもよい。例えば、第２図はその
一例であり、１１はｐ型半導体基板、１２はｎ型埋込層
、１３はｎ型エピタキシャル層であり、エピタキシャル
層１３にｎ型コレクタコンタクト領域１４゜ｐ型ベース
領域１５．ｎ型エミッタ領域１６を形成してトランジス
タを構成している。なお、Ｃ１Ｂ、Ｅはコレクタ、ベー
ス、エミッタの各電極、１７は素子分離用の酸化膜であ
る。

このトランジスタにおいて、ｎ型埋込層１２の領域を通
常のトランジスタで必要とされる面積よりも広（するこ
とで必要な容量値が得られる。

このように構成すれば、−層配線、二層配線のいずれの
半導体集積回路にも適応できる。また、上述したＭＩＭ
容量やＭＯ３容量を用いた場合に比較して、これらの容
量を設置するスペースや配線レイアウトに要するスペー
スが不要となり、配置スペースの低減を図り、高集積半
導体集積回路への適用が可能となる。

〔発明の効果〕

以上説明したように本発明は、入力及び出力の各バッフ
ァ回路を構成するエミッタ・フォロワ接続したトランジ
スタの正電源及び負電源の各供給端子を夫々独立した構
成としているので、各端子におけるコモンインピーダン
スを解消して各電源端子でのインピーダンスを高くでき
、出力信号の入力端への回り込みを抑圧し、入出力間の
高周波アイソレーションを改善できる効果がある。

また、正電源供給端子に接続する容量をコレクター基板
間容量で構成することにより容易にコンデンサが構成で
き、特別な容量素子用の設計及び配線スペース等が不要
になるという効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はコレ
クター基板間容量を大きくしたトランジスタの断面図、
第３図は従来の人出力バッファ回路を有する半導体集積
回路の回路図である。１・・・入力部トランジスタ、２・・・出力部トランジ
スタ、３．４・・・容量、５．６・・・定電流源、７・
・・容量、１１・・・Ｐ型半導体基板、１２・・・ｎ型
埋込層、１３・・・ｎ型エピタキシャル層、１４・・・
ｎ型コレクタコンタクト領域、１５・・・ｐ型ベース領
域、１６・・・ｎ型エミッタ領域、１７・・・素子分離
用酸化膜。第１図第３図

Claims

【特許請求の範囲】

１、信号入力部及び信号出力部に夫々エミッタ・フォロ
ワ接続したトランジスタからなるバッファ回路を有する
半導体集積回路において、前記入力部及び出力部の各ト
ランジスタのコレクタには半導体集積回路内に形成され
た接地間容量を夫々個別に接続するとともに、各コレク
タを夫々独立した正電源供給端子として構成し、前記各
トランジスタのエミッタには夫々個別に抵抗又は定電流
源を接続するとともに、各エミッタを夫々独立した負電
源供給端子として構成したことを特徴とする半導体集積
回路。