JPS60178662A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60178662A JPS60178662A JP59033953A JP3395384A JPS60178662A JP S60178662 A JPS60178662 A JP S60178662A JP 59033953 A JP59033953 A JP 59033953A JP 3395384 A JP3395384 A JP 3395384A JP S60178662 A JPS60178662 A JP S60178662A
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- type
- substrate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置に係り、特に受像用の半導体装置
等として用いられる３次元型の半導体装置に関する。
等として用いられる３次元型の半導体装置に関する。
人間が情報処理に利用１゛るために発生される文字や図
形を処理することにより、必要な情報を提供するシステ
ム、すなわち画像処理システムにおいて、人間をとりま
く外部世界の画像を入力する素子は極めて重要な構成要
素である。
形を処理することにより、必要な情報を提供するシステ
ム、すなわち画像処理システムにおいて、人間をとりま
く外部世界の画像を入力する素子は極めて重要な構成要
素である。
この画像入力用の素子のうち、半導体素子としてはＣＣ
Ｄ （ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ
：電荷結合素子）がよく知られており、各分野でひんば
んに使用されて（・る。
Ｄ （ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ
：電荷結合素子）がよく知られており、各分野でひんば
んに使用されて（・る。
ＣＣＩ）は、第１図にその断面を示す如く、半導体基板
１０表面に形成された絶縁膜２の上に多数の電荷転送用
電極（３１，３２，３３，３４，３５・・・）を近接し
て配置したものであり、一種のモス（ＭＯＳ ）キャパ
シタアレイからなるものである。
１０表面に形成された絶縁膜２の上に多数の電荷転送用
電極（３１，３２，３３，３４，３５・・・）を近接し
て配置したものであり、一種のモス（ＭＯＳ ）キャパ
シタアレイからなるものである。
たとえば、１列に並べられたこれらの電極３１．３２．
３３．３４．３５のうちの１つの電極３３に電圧−Ｖ、
を印加すると共に、それ以外の電極３１．３２．３４．
３５はＯｔ位に保つことにすると、前記電極３３には周
囲に比べて深い空乏領域が発生する。
３３．３４．３５のうちの１つの電極３３に電圧−Ｖ、
を印加すると共に、それ以外の電極３１．３２．３４．
３５はＯｔ位に保つことにすると、前記電極３３には周
囲に比べて深い空乏領域が発生する。
このときの各位置における電位の状態を第２図に示す。
この電位の低いＡ−Ａ’の部分、すなわち、電極３３の
下に電子が束縛される。次いで、隣接する電極３４に電
圧−Ｖｓ（Ｖｔ＜Ｖｑ）を印加し、ポテンシャルの井戸
を電極３４に移し、その後電極３３を０電位に戻すと電
荷は電極１段分転送されたことになる。このようにして
、ポテンシャルの井戸を移動させて、この電子を移動さ
せることができる。光によって励起された電子、正孔対
は、電場が加えられると、正反対の方向へ移動する。す
なわち、ここでは、第３図に示す如く正孔は基板電流と
なり、基板中を流れ、電子はポテンシャルの井戸に束縛
される。
下に電子が束縛される。次いで、隣接する電極３４に電
圧−Ｖｓ（Ｖｔ＜Ｖｑ）を印加し、ポテンシャルの井戸
を電極３４に移し、その後電極３３を０電位に戻すと電
荷は電極１段分転送されたことになる。このようにして
、ポテンシャルの井戸を移動させて、この電子を移動さ
せることができる。光によって励起された電子、正孔対
は、電場が加えられると、正反対の方向へ移動する。す
なわち、ここでは、第３図に示す如く正孔は基板電流と
なり、基板中を流れ、電子はポテンシャルの井戸に束縛
される。
このように、ＣＯＤは光により発生した電子を上記ポテ
ンシャルの井戸に束縛させ、このポテンシャルの井戸を
移動させることにより、ＭＯＳキャパシタアレイすなわ
ちこの電極列の一端でこの電子の電荷量を呼び出す構成
となっている。
ンシャルの井戸に束縛させ、このポテンシャルの井戸を
移動させることにより、ＭＯＳキャパシタアレイすなわ
ちこの電極列の一端でこの電子の電荷量を呼び出す構成
となっている。
上述したよ５なＣＣＤを用いた画像入力素子すなわち撮
像素子では、二次元情像である画像は１次元のデータと
して逐時的に取り出され、そのデータから元の画像を再
構成した後に画像処理を行なわなければならず、処理が
複雑かっ、処理時間がかかるという欠点があった。
像素子では、二次元情像である画像は１次元のデータと
して逐時的に取り出され、そのデータから元の画像を再
構成した後に画像処理を行なわなければならず、処理が
複雑かっ、処理時間がかかるという欠点があった。
また、該データを取り出す際、ポテンシャルの井戸は順
次動かされるわけであるが、この時、束縛された電荷が
失われ易い。
次動かされるわけであるが、この時、束縛された電荷が
失われ易い。
さらに、ＣＯＤでは、動作がアナログ的であるため、デ
ィジタル量に変換した後にデータ処理を行なわなければ
ならない等の不都合があった。
ィジタル量に変換した後にデータ処理を行なわなければ
ならない等の不都合があった。
又、上記例の他に光電変換素子とスイッチング素子を平
面的に配置したものもある。これはＳｉ基板にＸ選択用
とＹ選択用のＭＯＳ型トランジスタを夫々設けると共に
一方の選択用トランジスタのソース領域と基４Ｎとでフ
ォトダイオードを構成して単位セルとし、光入射により
蓄稍した電荷を読み出す様にし７たものである。しかし
ながら涌き出した電荷が基板に逃げるので基板電位が変
化して回路の誤動作を招き易い等の問題があった。この
ために、受光部と論理回路部とを電気的に充分分離する
ために広い分離領域が必要となり、集積度に問題があっ
た。
面的に配置したものもある。これはＳｉ基板にＸ選択用
とＹ選択用のＭＯＳ型トランジスタを夫々設けると共に
一方の選択用トランジスタのソース領域と基４Ｎとでフ
ォトダイオードを構成して単位セルとし、光入射により
蓄稍した電荷を読み出す様にし７たものである。しかし
ながら涌き出した電荷が基板に逃げるので基板電位が変
化して回路の誤動作を招き易い等の問題があった。この
ために、受光部と論理回路部とを電気的に充分分離する
ために広い分離領域が必要となり、集積度に問題があっ
た。
本発明は、前記実情に鑑みてなされたもので、構造の簡
単な３次元の大規模集積回路を提供することを特徴とす
る 特に、画像データをディジタル化すると共に、２次元の
画像を２次元のデータ情報として取り出すことの可能な
撮像素子を構造が簡単で信頼性の高い３次元大規模集積
回路として提供することを目的とする。
単な３次元の大規模集積回路を提供することを特徴とす
る 特に、画像データをディジタル化すると共に、２次元の
画像を２次元のデータ情報として取り出すことの可能な
撮像素子を構造が簡単で信頼性の高い３次元大規模集積
回路として提供することを目的とする。
〔発明の概要］
基板上に形成された複数個のＭＯＳ型トランジスタから
なる第１の半導体素子群と、さらに該第１の半導体素子
群の上に絶縁膜を介して形成された複数個の逆バイアス
されたフォトダイオードからなる第２の半導体素子群と
を備え、各ＭＯＳ型トランジスタのゲート電極は、前記
フォトダイオードを構成するＰ又はｎ型領域と夫々鯉続
され、かつ各ＭＯＳ型トランジスタのゲート電極はソー
ス又はドレイン領域と抵抗素子を介して接続されたこと
を特徴とする半導体装置により上記目的を達成する。
なる第１の半導体素子群と、さらに該第１の半導体素子
群の上に絶縁膜を介して形成された複数個の逆バイアス
されたフォトダイオードからなる第２の半導体素子群と
を備え、各ＭＯＳ型トランジスタのゲート電極は、前記
フォトダイオードを構成するＰ又はｎ型領域と夫々鯉続
され、かつ各ＭＯＳ型トランジスタのゲート電極はソー
ス又はドレイン領域と抵抗素子を介して接続されたこと
を特徴とする半導体装置により上記目的を達成する。
〔発明の実施例」
以下、本発明を本発明の実施例に基づいて詳細に説明す
る。
る。
この画像入力装置は１．第４図にその１部概要図、第５
図にその等価回路図を示す如く、Ｐ型シリコン基板１０
上に形成されたインバータトランジスタとしてのＭＯＳ
）ランジスタ２０と該ＭＯＳトランジスタ２０の上に
絶縁膜３０を介して形成された受光ダイオード４０とよ
り構成されている。
図にその等価回路図を示す如く、Ｐ型シリコン基板１０
上に形成されたインバータトランジスタとしてのＭＯＳ
）ランジスタ２０と該ＭＯＳトランジスタ２０の上に
絶縁膜３０を介して形成された受光ダイオード４０とよ
り構成されている。
このＭＯＳ ）ランジスタ２０は、Ｐ型シリコン基板１
０内に形成された？シリコン領域であるソ−ス（領域）
２１およびドレイン（領域）２２と、ノース２１ドレイ
ン２２間に位置するＰ型シリコン（基板）領域の表面に
熱酸化膜２３を介して形成された、ポリシリコンからな
るゲート電極２４と、第１の金属電極２５とより構成さ
れており、さらにこのゲート電極２４上からソース領域
２１上にかけて高抵抗のポリシリコン層２６が形成され
ている。
０内に形成された？シリコン領域であるソ−ス（領域）
２１およびドレイン（領域）２２と、ノース２１ドレイ
ン２２間に位置するＰ型シリコン（基板）領域の表面に
熱酸化膜２３を介して形成された、ポリシリコンからな
るゲート電極２４と、第１の金属電極２５とより構成さ
れており、さらにこのゲート電極２４上からソース領域
２１上にかけて高抵抗のポリシリコン層２６が形成され
ている。
また、受光ダイオード４０はエネルギー ビームアニー
ル等により単結晶化されたＰ型巣結晶シリコン領域４１
と、ｎ＋型単結晶シリコン領域４２とより構成されてお
り、表面には熱酸化膜４３が形成されている。各々の受
光ダイオード４０は、絶縁膜３０により他の半導体素子
とは電気的に分離されていると共に、逆バイアスｇ７２
Ｍ （ＶｏＩ））に電圧印加されている８さらに前記Ｐ
型シリコン領域４１０表面上には前記熱酸化ｌｌｌＡ４
３を介してポリシリコン膜４４が形成されており、ここ
にバイアス印加してこの受光ダイオード上部の電位を一
様にすると共に、該熱酸化膜４３とＰ型シリコン領域４
１との界面に反転層を形成するための役割を果している
。ま゛た、このポリシリコン膜４４は、入射光が前記Ｍ
Ｏ８）ランジスタまで到達しないように調節するための
バッファの役割を果している。
ル等により単結晶化されたＰ型巣結晶シリコン領域４１
と、ｎ＋型単結晶シリコン領域４２とより構成されてお
り、表面には熱酸化膜４３が形成されている。各々の受
光ダイオード４０は、絶縁膜３０により他の半導体素子
とは電気的に分離されていると共に、逆バイアスｇ７２
Ｍ （ＶｏＩ））に電圧印加されている８さらに前記Ｐ
型シリコン領域４１０表面上には前記熱酸化ｌｌｌＡ４
３を介してポリシリコン膜４４が形成されており、ここ
にバイアス印加してこの受光ダイオード上部の電位を一
様にすると共に、該熱酸化膜４３とＰ型シリコン領域４
１との界面に反転層を形成するための役割を果している
。ま゛た、このポリシリコン膜４４は、入射光が前記Ｍ
Ｏ８）ランジスタまで到達しないように調節するための
バッファの役割を果している。
更に、この受光ダイオード４０の受光部周辺は、表面な
ｎ＋型シリコン領域４２と接続される第２金属電極４５
で被覆されている。この第２金属電極４５は遮光マスク
の役割をも兼ねており、この第２金属電極４５の存在に
よって、受光部上を照射した光信号のみを検出すること
ができるように構成されている。
ｎ＋型シリコン領域４２と接続される第２金属電極４５
で被覆されている。この第２金属電極４５は遮光マスク
の役割をも兼ねており、この第２金属電極４５の存在に
よって、受光部上を照射した光信号のみを検出すること
ができるように構成されている。
次に、この画像入力装置の動作について説明する。
光エネルギーにより励起された電子、正孔対は、ダイオ
ードに印加されている逆バイアス電圧による電場のため
に夫々正反対の方向に移動する。すなわち、電子は、電
源電圧ＶＤＤにバイアスされたれ１゛型シリコン領域４
２内に吸収されるが、正孔はゲート２４に接続された高
抵抗のポリシリコンＪｆ！２６を通って放電される。電
子、１Ｅ孔の放′（時定数は、このポリシリコン層２６
のもつ抵抗値を適切に選択することにより任意の値に設
定可能であり、たとえば、この装置への入射光が第６図
（ａ） Ｋ示す如くである時、第６図（ｂ）に示す如く
である。ここで縦軸はダイオード円の電荷量を示し、横
軸は時間ｔを示しており、点線ａは正孔、実線すは電子
の状態を示す。
ードに印加されている逆バイアス電圧による電場のため
に夫々正反対の方向に移動する。すなわち、電子は、電
源電圧ＶＤＤにバイアスされたれ１゛型シリコン領域４
２内に吸収されるが、正孔はゲート２４に接続された高
抵抗のポリシリコンＪｆ！２６を通って放電される。電
子、１Ｅ孔の放′（時定数は、このポリシリコン層２６
のもつ抵抗値を適切に選択することにより任意の値に設
定可能であり、たとえば、この装置への入射光が第６図
（ａ） Ｋ示す如くである時、第６図（ｂ）に示す如く
である。ここで縦軸はダイオード円の電荷量を示し、横
軸は時間ｔを示しており、点線ａは正孔、実線すは電子
の状態を示す。
さらにこれによるインバータートランジスタのゲート電
圧の変化は第６図（ｃ）に示す如くなり、これによるイ
ンバータートランジスタの出力波形は第６図（ｄ）に示
す如くなる。
圧の変化は第６図（ｃ）に示す如くなり、これによるイ
ンバータートランジスタの出力波形は第６図（ｄ）に示
す如くなる。
この図から明らかなように、この画像人力装置に入射し
た光は、受光した位置において、リアルタイムで処理す
ることができ、２次元の画像を２次元のディジタル情報
として取り出すことができるため、後のデータ処理が容
易である、また、構造がｆｆｉ’＋ 、ｆＰ。でがっ、
３次元構造をなして受光部と処ｊ−Ｊｊ部が集４めさｉ
ｔているため、受光Ｉ＋１及びデーター処理用の半２，
９体部分が密に集４Ｉｔでき、装置の大幅な小型化が可
能となる。更には、例えばＣＣＤ素子等においては、受
光部とぞれをとりまく伝送部が２次元的に配置されてい
るため、−受光部をとびとびにしかとることが不可能で
あったが、本発明の構造によれば、３次元構造であるた
め受光部の配列が自由である。
た光は、受光した位置において、リアルタイムで処理す
ることができ、２次元の画像を２次元のディジタル情報
として取り出すことができるため、後のデータ処理が容
易である、また、構造がｆｆｉ’＋ 、ｆＰ。でがっ、
３次元構造をなして受光部と処ｊ−Ｊｊ部が集４めさｉ
ｔているため、受光Ｉ＋１及びデーター処理用の半２，
９体部分が密に集４Ｉｔでき、装置の大幅な小型化が可
能となる。更には、例えばＣＣＤ素子等においては、受
光部とぞれをとりまく伝送部が２次元的に配置されてい
るため、−受光部をとびとびにしかとることが不可能で
あったが、本発明の構造によれば、３次元構造であるた
め受光部の配列が自由である。
更に、受光部の周辺は金属電極で俺ゎれているため、周
辺の光が連杵され、隣接部の信号との分離がよい。
辺の光が連杵され、隣接部の信号との分離がよい。
なお、本発明実施例においては、Ｐ型のシリコン基板を
使用したが必ずしもこれに限定されることはない。
使用したが必ずしもこれに限定されることはない。
更に、各半導体素子の構成についても、実施例に限定さ
れることなく、適用可能である。
れることなく、適用可能である。
以上、説明してきたように、不発明によれば、４１り造
が簡単で信頼性の高い３次元の大規模集積回路を形成し
得る。
が簡単で信頼性の高い３次元の大規模集積回路を形成し
得る。
又、例えば画像人力装置においては基板上に複数個の第
１半導体素子からなる論理回路装置を形成すると共に、
さらにこの上に複数個の第２半４体素子からなる受）を
装置を形成し、この第２半導体素子の所定の半導体領域
を前記第１半導体素子のゲート電極と接続しているため
、大規模集れ°ｉ化に加えて、画（象データをディジタ
ル化すると共に、２次元のデータ情報として取り出すこ
とができ、１Ｇ接、演算装置に入力することがＥｉＪ能
である。
１半導体素子からなる論理回路装置を形成すると共に、
さらにこの上に複数個の第２半４体素子からなる受）を
装置を形成し、この第２半導体素子の所定の半導体領域
を前記第１半導体素子のゲート電極と接続しているため
、大規模集れ°ｉ化に加えて、画（象データをディジタ
ル化すると共に、２次元のデータ情報として取り出すこ
とができ、１Ｇ接、演算装置に入力することがＥｉＪ能
である。
従来のよう、に受光ダイオードと処理部が同一平向上に
集積されている構造では、処理部を複雑な前処理を行わ
せると、処理部の専有面積が大きくなり、受光ダイオー
ドの密度が疎になり、解像力の低下を引き起こすことに
なってしまう。
集積されている構造では、処理部を複雑な前処理を行わ
せると、処理部の専有面積が大きくなり、受光ダイオー
ドの密度が疎になり、解像力の低下を引き起こすことに
なってしまう。
本発明によれば、処理部には受光素子の専有面積がなく
、その上、この受光素子と処理部とを分離する分離領域
が不要なために、複雑な論理回路を受光フォト・ダイオ
ード下に構成することか可能であるｄ又、同一基板上に
受）Ｙ；用フォトダイオードが集積さ才また従来の方式
では、受光用フォトダイオードで発生した基板電流によ
。
、その上、この受光素子と処理部とを分離する分離領域
が不要なために、複雑な論理回路を受光フォト・ダイオ
ード下に構成することか可能であるｄ又、同一基板上に
受）Ｙ；用フォトダイオードが集積さ才また従来の方式
では、受光用フォトダイオードで発生した基板電流によ
。
る基板電位のゆらぎが発生するため、高速度のデーター
処理を行うと発生した基板電流により基板電位がゆれて
しまい、高速処理が不可能である。本発明によれば、処
理部の基板電位は一定電位に保つことが可能である。こ
のため、安定したＭＯ８半導体素子の動作が可能である
ため、処理部のデーター処理の高速化が可能である。
処理を行うと発生した基板電流により基板電位がゆれて
しまい、高速処理が不可能である。本発明によれば、処
理部の基板電位は一定電位に保つことが可能である。こ
のため、安定したＭＯ８半導体素子の動作が可能である
ため、処理部のデーター処理の高速化が可能である。
又、本発明によれば、受光フォトダイオードにより発生
した電荷が直接処理部のゲート電極に印加されるために
、処理部の論理回路とは、電気的に分離された構造にな
っているため、受光部の高抵抗、高容量等が処理部に付
加されることがないために、処理部の高速化が計れる。
した電荷が直接処理部のゲート電極に印加されるために
、処理部の論理回路とは、電気的に分離された構造にな
っているため、受光部の高抵抗、高容量等が処理部に付
加されることがないために、処理部の高速化が計れる。
受光フォトダイオードに付加されたインバーター（イ）
により、整形されたデーターは、Ｈｉｈｇ 、 Ｌｏｗ
の論理レベルで表わされるディジタル量に変換されたた
めに、受光フォトダイオード直下で、すぐに、ディジタ
ル処理！が可能である。このため、従来のようにメモリ
状に配置された受光フォトダイオードから、メモリ内容
を読み出し、外部のデーター処理で一括して処理するよ
うな方式とは異なり、本発明では受、光部十処理部で複
雑な前処理を行うことが可能である。
により、整形されたデーターは、Ｈｉｈｇ 、 Ｌｏｗ
の論理レベルで表わされるディジタル量に変換されたた
めに、受光フォトダイオード直下で、すぐに、ディジタ
ル処理！が可能である。このため、従来のようにメモリ
状に配置された受光フォトダイオードから、メモリ内容
を読み出し、外部のデーター処理で一括して処理するよ
うな方式とは異なり、本発明では受、光部十処理部で複
雑な前処理を行うことが可能である。
第１図は、通常のＣ（Ｉ）を示す図、第２図は、′第１
図のＡ−Ａ’、Ｂ −Ｂ’、ｃ −ｃ’、Ｄ −Ｄ’面
での電位を示す図、第３図は、第１図に示されているＣ
ＣＤの動作説明図、第４図は、本発明実施例の画像人力
装置の一部概要図、第５ν１は第４図に示されている装
置の等価回路図、第６図において、（、）は入射光と時
間ｔの関係を示す図、（ｂ）は受光ダイオード内の電荷
ｔｔ１゜と時間ｔの関係を示す図、（Ｃ）はインバータ
ートランジスタのゲート電圧の変化を示す図、（ｄｌは
インバータートランジスタの出力波形を示す図である。 １・・・半導体基板、２・・・絶縁膜、３］、３２．３
３．３４ 、３５・・・１！棒、１０・・・Ｐ型シリコ
ン基板、２０・・・ＭＯＳ ）ランジスタ、２１・・・
ソース、２２・・・ドレイン、”２３・・・熱酸化膜、
２４・・・ゲート電極、２５・・・第１の金属電極、２
６・・・高抵抗のポリ・シリコン層、３０・・・絶縁膜
、４０・・・受光ダイオード、４１・・・Ｐ型シリコン
領域、４２・・・層型シリコン領域、４３・・・熱酸化
膜、４４′・・・ポリシリコン膜、４５・・・第２金属
電極、８・・・正孔による放電曲線、ｂ・・・電子によ
る放電曲線。 第４図 第５図 第６図 （Ｑ） も１゜ （ｂ） Ｑｔｌ （Ｃ）
図のＡ−Ａ’、Ｂ −Ｂ’、ｃ −ｃ’、Ｄ −Ｄ’面
での電位を示す図、第３図は、第１図に示されているＣ
ＣＤの動作説明図、第４図は、本発明実施例の画像人力
装置の一部概要図、第５ν１は第４図に示されている装
置の等価回路図、第６図において、（、）は入射光と時
間ｔの関係を示す図、（ｂ）は受光ダイオード内の電荷
ｔｔ１゜と時間ｔの関係を示す図、（Ｃ）はインバータ
ートランジスタのゲート電圧の変化を示す図、（ｄｌは
インバータートランジスタの出力波形を示す図である。 １・・・半導体基板、２・・・絶縁膜、３］、３２．３
３．３４ 、３５・・・１！棒、１０・・・Ｐ型シリコ
ン基板、２０・・・ＭＯＳ ）ランジスタ、２１・・・
ソース、２２・・・ドレイン、”２３・・・熱酸化膜、
２４・・・ゲート電極、２５・・・第１の金属電極、２
６・・・高抵抗のポリ・シリコン層、３０・・・絶縁膜
、４０・・・受光ダイオード、４１・・・Ｐ型シリコン
領域、４２・・・層型シリコン領域、４３・・・熱酸化
膜、４４′・・・ポリシリコン膜、４５・・・第２金属
電極、８・・・正孔による放電曲線、ｂ・・・電子によ
る放電曲線。 第４図 第５図 第６図 （Ｑ） も１゜ （ｂ） Ｑｔｌ （Ｃ）
Claims (2)
- （１）基板上に形成された複数個のＭＯ８型トランジス
タからなる第１の半導体素子群と、さらに該第１の半導
体素子群の上に絶縁膜を介して形成された複数個の逆バ
イアスされたフォトダイオードからなる第２の半導体素
子群とを備え、各ＭＯ８型トランジスタのゲート電極は
、前記フォトダイオードを構成するＰ又はｎ型領域と夫
々接続され、かつ各ＭＯ８型トランジスタのゲート電極
はソース又はドレイン領域と抵抗素子を介して接続され
たことを特徴とする半導体装置。 - （２）受光部以外の部分は遮光マスクで被覆されて（・
ることを特徴とする特ｒＦ 請求の範囲８１！（１１項
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033953A JPS60178662A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033953A JPS60178662A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60178662A true JPS60178662A (ja) | 1985-09-12 |
| JPH0542828B2 JPH0542828B2 (ja) | 1993-06-29 |
Family
ID=12400853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59033953A Granted JPS60178662A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178662A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318668A (ja) * | 1986-07-11 | 1988-01-26 | Canon Inc | 光電変換装置の製造方法 |
| US5517038A (en) * | 1992-08-11 | 1996-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including three-dimensionally disposed logic elements for improving degree of integration |
| KR100718878B1 (ko) | 2005-06-28 | 2007-05-17 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
-
1984
- 1984-02-24 JP JP59033953A patent/JPS60178662A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318668A (ja) * | 1986-07-11 | 1988-01-26 | Canon Inc | 光電変換装置の製造方法 |
| US5517038A (en) * | 1992-08-11 | 1996-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including three-dimensionally disposed logic elements for improving degree of integration |
| KR100718878B1 (ko) | 2005-06-28 | 2007-05-17 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0542828B2 (ja) | 1993-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0854516B1 (en) | Partially pinned photodiode for solid state image sensors | |
| US7265397B1 (en) | CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture | |
| EP0977426A1 (en) | Active pixel sensor with shared row timing signals | |
| JP3647390B2 (ja) | 電荷転送装置、固体撮像装置及び撮像システム | |
| TWI294188B (en) | Active pixel cell using asymmetric transfer transistor | |
| CN108666336B (zh) | 一种utbb光电探测器阵列及其工作方法 | |
| US7250971B2 (en) | Charge read-out method and solid-state imaging device capable of shortening read-out time charges stored in a plurality of light receiving units | |
| JP3359258B2 (ja) | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 | |
| US6882022B2 (en) | Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays | |
| US4652925A (en) | Solid state imaging device | |
| TWI413241B (zh) | Solid-state imaging device | |
| JPS58210663A (ja) | 固体撮像装置 | |
| JPH0982934A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH07226495A (ja) | 減少されたフォトダイオード間のクロストークを有するｃｃｄ画像センサー | |
| JP5350659B2 (ja) | 固体撮像装置 | |
| JPH07142692A (ja) | 光電変換装置 | |
| JPH0542828B2 (ja) | ||
| JPH0821705B2 (ja) | 電荷移送形固体撮像素子 | |
| Zarnowski et al. | Performance of a large-format charge-injection device | |
| US5155362A (en) | Infra-red radiation imaging device arrangements | |
| JPS62206878A (ja) | 固体撮像素子 | |
| JPH0669088B2 (ja) | 画像入力装置 | |
| JPH065729B2 (ja) | 一次元密着型イメ−ジセンサ | |
| JPS5850874A (ja) | 固体撮像装置およびその駆動法 | |
| JP3177072B2 (ja) | 固体撮像装置 |