JPS60180165A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS60180165A JPS60180165A JP59035533A JP3553384A JPS60180165A JP S60180165 A JPS60180165 A JP S60180165A JP 59035533 A JP59035533 A JP 59035533A JP 3553384 A JP3553384 A JP 3553384A JP S60180165 A JPS60180165 A JP S60180165A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- film
- diffusion layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体集積回路装置に関し、特に接合が浅くか
つ小さい拡散層を有する高性能ノ（イボーラトランジス
タを含む半導体集積回路装置に関する。
つ小さい拡散層を有する高性能ノ（イボーラトランジス
タを含む半導体集積回路装置に関する。
（従来技術）
近年、サブナノ秒のスイッチング速度を有するバイポー
ラトランジスタが開発され始めているが、この高性能ト
ラン８ジスタに不可欠カ要素は、し中断周波数（ｆＴ）
の高周波化、コレクターベース接合容量（Ｃ″１Ｃ）並
びにベース抵抗（Ｒｂ）の低下などがある。これらの要
素を満足するノ（イボーラトランジスタの基本的な形状
は、各接合が浅いことであり、また各拡散層が小さいこ
とである。
ラトランジスタが開発され始めているが、この高性能ト
ラン８ジスタに不可欠カ要素は、し中断周波数（ｆＴ）
の高周波化、コレクターベース接合容量（Ｃ″１Ｃ）並
びにベース抵抗（Ｒｂ）の低下などがある。これらの要
素を満足するノ（イボーラトランジスタの基本的な形状
は、各接合が浅いことであり、また各拡散層が小さいこ
とである。
すなわち水平、垂直方向の縮少である。特にエミッタを
小さくシ、エミッタコンタクトとベースコンタクトの距
離を小さくシ、ベース領域を小さくし、ベース幅を浅く
することが重要である。
小さくシ、エミッタコンタクトとベースコンタクトの距
離を小さくシ、ベース領域を小さくし、ベース幅を浅く
することが重要である。
例を示すと、ベース面積とエミッタ面積の縮少にはウォ
ールドベース（Ｗａｌｌｅｄ Ｂａ５ｅ）ウォールドエ
ミッタ（Ｗａｌｌｅｄ Ｅｍｉｔｔｅｒ）の構造のトラ
ンジスタが望ましいが、しかしこのトランジスタはエミ
ッターベース接合が絶縁分離酸化膜と接しているために
歩留りがよくない。特に浅い接合（約０．２μｍｌｄ下
）については、歩留りは望めない。
ールドベース（Ｗａｌｌｅｄ Ｂａ５ｅ）ウォールドエ
ミッタ（Ｗａｌｌｅｄ Ｅｍｉｔｔｅｒ）の構造のトラ
ンジスタが望ましいが、しかしこのトランジスタはエミ
ッターベース接合が絶縁分離酸化膜と接しているために
歩留りがよくない。特に浅い接合（約０．２μｍｌｄ下
）については、歩留りは望めない。
これを防ぐためにはノンウォールドエミッタ（Ｎｏｎ
Ｗａｌｌｅｄ Ｅｍｉｔｔｅｒ）にすれば良いが、従来
の拡散技術を使用する限り、トランジスタは大きくなっ
てしまい、所望の性能が得られなくなる。
Ｗａｌｌｅｄ Ｅｍｉｔｔｅｒ）にすれば良いが、従来
の拡散技術を使用する限り、トランジスタは大きくなっ
てしまい、所望の性能が得られなくなる。
また、浅い接合を形成するには、一般的にはイオン注入
技術を使用し、ベース接合で０．２μｍ程度のものも可
能になってはいるが、従来の技術では、複雑な高温熱処
理工程が入るため、これ以上浅くすることが出来ない。
技術を使用し、ベース接合で０．２μｍ程度のものも可
能になってはいるが、従来の技術では、複雑な高温熱処
理工程が入るため、これ以上浅くすることが出来ない。
またベースコンタクト−エミッタコンタクトの距離につ
いても０５μｍ程度までは、従来のセルファライン技術
で可能であるが、それ以下についてはかなり困難になる
。
いても０５μｍ程度までは、従来のセルファライン技術
で可能であるが、それ以下についてはかなり困難になる
。
（発明の目的）
本発明の目的は、上記欠点を除去し、接合が浅くかつ小
さい拡散層を持つ高性能のバイポーラトランジスタを含
む半導体乗積回路装置を提供することにある。
さい拡散層を持つ高性能のバイポーラトランジスタを含
む半導体乗積回路装置を提供することにある。
（発明の構成）
本発明の半導体集積回路装置は、選択的に埋設された拡
散層上に絶縁膜分離された第１導電型のエピタキシャル
成長層よりなる第１の島状領域と、該第１の島状領域内
に絶縁膜分離された接合の深さが０２μｍ以下の第２導
電型の第２の島状領域と、該第２の島状領域を憎いベー
ス電極となる高濃度の不純物を有する第２導電型の多結
晶シリコン膜と、該多結晶シリコン膜上から前記第２導
電型の第２の島状領域に達し、その先端が前記第２島状
領域直下の第１導電型の第１の島状領域に達しない程度
に接近しかつ側面が絶縁膜に榎われだ第１導電型のエピ
タキシャル層よりなるエミッタ領域と、該エミッタ領域
の先端と第１導電型の第１の島状領域の間に介在する第
２導電型のベース領域とを含んで構成される。
散層上に絶縁膜分離された第１導電型のエピタキシャル
成長層よりなる第１の島状領域と、該第１の島状領域内
に絶縁膜分離された接合の深さが０２μｍ以下の第２導
電型の第２の島状領域と、該第２の島状領域を憎いベー
ス電極となる高濃度の不純物を有する第２導電型の多結
晶シリコン膜と、該多結晶シリコン膜上から前記第２導
電型の第２の島状領域に達し、その先端が前記第２島状
領域直下の第１導電型の第１の島状領域に達しない程度
に接近しかつ側面が絶縁膜に榎われだ第１導電型のエピ
タキシャル層よりなるエミッタ領域と、該エミッタ領域
の先端と第１導電型の第１の島状領域の間に介在する第
２導電型のベース領域とを含んで構成される。
（実施例）
以下本発明の実施例について、図面を参照して説明する
。
。
第１図〜第５図は本発明の一実施例の構造並びにその製
造方法を説明するために工程順に示した断面図である。
造方法を説明するために工程順に示した断面図である。
本発明の一実施例は次の工程により製造することができ
る。
る。
先ず、第１図に示すように、シリコン基板１上にヒ素拡
散による層抵抗が２０Ω／口の埋込層２を形成し、この
上に膜厚１．θμ′ｍのエピタキシャル成長層３を形成
し、その上に下地酸化膜４、さらに膜厚１０００人のＣ
ＶＤ窒化膜５を形成、次いで選択酸化し、絶縁分離酸化
膜６を形成する。
散による層抵抗が２０Ω／口の埋込層２を形成し、この
上に膜厚１．θμ′ｍのエピタキシャル成長層３を形成
し、その上に下地酸化膜４、さらに膜厚１０００人のＣ
ＶＤ窒化膜５を形成、次いで選択酸化し、絶縁分離酸化
膜６を形成する。
次に、第２図に示すように、将来コレクタとなる所に１
００ＯＣ，１０分でリン拡散層７を形成し、次にイオン
注入法により、４５ＫｅＶで２ｘ１０’）＊のホ＋−１
を打込み深さ０．１５μｍのベース拡散層８を形成する
。次いで酸化膜４と窒化膜５を除去５− し、ホウ素を１９１８７ｍ ドープした多結晶シリコン
膜９を６５０Ｃにて厚さａｏｏｏＡ成長させ、選択的に
前述のベース拡散層８を榎うように形成し、その上にＣ
ＶＤ酸化膜１０を形成する。
００ＯＣ，１０分でリン拡散層７を形成し、次にイオン
注入法により、４５ＫｅＶで２ｘ１０’）＊のホ＋−１
を打込み深さ０．１５μｍのベース拡散層８を形成する
。次いで酸化膜４と窒化膜５を除去５− し、ホウ素を１９１８７ｍ ドープした多結晶シリコン
膜９を６５０Ｃにて厚さａｏｏｏＡ成長させ、選択的に
前述のベース拡散層８を榎うように形成し、その上にＣ
ＶＤ酸化膜１０を形成する。
次に、第３図に示すように、エミッタとなる開孔部１６
を形成、ベース拡散層も０．１μｍエツチング除去し、
ベース幅０．０５μｍとし、その後８５０Ｃの高温ＣＶ
Ｄ酸化膜１１を形成し、異方性ドライエツチングにより
側壁を残し、底部の酸化膜を除去し、次いで写真食刻法
によりコレクタ開孔部１７を形成する。
を形成、ベース拡散層も０．１μｍエツチング除去し、
ベース幅０．０５μｍとし、その後８５０Ｃの高温ＣＶ
Ｄ酸化膜１１を形成し、異方性ドライエツチングにより
側壁を残し、底部の酸化膜を除去し、次いで写真食刻法
によりコレクタ開孔部１７を形成する。
次に、第４図に示すように、９５０Ｃで４０００Ａのヒ
素ドープの選択的エピタキシャル層１３を形成すると同
時に、先に形成したホウ素をドープした多結晶シリコン
膜９よりホウ素を拡散し低抵抗のコンタクトベース拡散
層１２を形成する。
素ドープの選択的エピタキシャル層１３を形成すると同
時に、先に形成したホウ素をドープした多結晶シリコン
膜９よりホウ素を拡散し低抵抗のコンタクトベース拡散
層１２を形成する。
次に、第５図に示すように、保護膜１４を形成したのち
、Ａ４電極１５を形成すると本実施例のバイポーラトラ
ンジスタを含む半導体集積回路装置が得られる。
、Ａ４電極１５を形成すると本実施例のバイポーラトラ
ンジスタを含む半導体集積回路装置が得られる。
６−
この実施例から明らかなように、ベースコンタクト−エ
ミッタコンタクト距離は０．１μｍとなり、この距離は
０．１μｍ以下、すなわち酸化膜の耐圧、ピンホール欠
陥発生の限界膜厚まで縮めることができる。またベース
幅も０．０５μｍとなる。また、ベースコンタクトはエ
ミッタ全周からとることができ、ベース幅もドライエツ
チングの精度の限界まで（今後の改善により０．０１μ
ｍ程度）狭くすることができる。さらにこの実施例では
９００Ｃ以上の高温熱処理がエミッタの選択エピタキシ
ャル成長層を形成する時しか必要なく、ベース接合の深
さも、はとんど変化することなく、極めて浅い接合が形
成できる。
ミッタコンタクト距離は０．１μｍとなり、この距離は
０．１μｍ以下、すなわち酸化膜の耐圧、ピンホール欠
陥発生の限界膜厚まで縮めることができる。またベース
幅も０．０５μｍとなる。また、ベースコンタクトはエ
ミッタ全周からとることができ、ベース幅もドライエツ
チングの精度の限界まで（今後の改善により０．０１μ
ｍ程度）狭くすることができる。さらにこの実施例では
９００Ｃ以上の高温熱処理がエミッタの選択エピタキシ
ャル成長層を形成する時しか必要なく、ベース接合の深
さも、はとんど変化することなく、極めて浅い接合が形
成できる。
（発明の効果）
以上説明したとおり、本発明によれば、接合が浅くかつ
小さい拡散層を持つ高性能トランジスタを含む半導体集
積回路装置が得られる。
小さい拡散層を持つ高性能トランジスタを含む半導体集
積回路装置が得られる。
第１図〜第５図は本発明の一実施例の構造並びにその製
造方法を説明するために工程順に示した断面図である。 １・・・・・・シリコン基板、２・・・・・・埋込層、
３・・・・・・エピタキシャル成長層、４，６・・・・
・・熱酸化膜、５・・・・・・ＣＶＤ窒化膜、７・・・
・・・コレクタ拡散層、８・・・・・・ベース拡散層、
９・・・・・・多結晶シリコン膜、１０・・・・・・Ｃ
Ｖ Ｄ酸化膜、１１・・・・・・ＣＶＤ酸化膜、１２・
・・・・・コンタクトベース拡散層、１３・・・・・・
選択エピタキシャル成長層、１４・・・・・・保護膜、
１５・・・・・・Ａ、Ｉ３電極。 ＹＺ回 寮３面 を４−珊 箒５図
造方法を説明するために工程順に示した断面図である。 １・・・・・・シリコン基板、２・・・・・・埋込層、
３・・・・・・エピタキシャル成長層、４，６・・・・
・・熱酸化膜、５・・・・・・ＣＶＤ窒化膜、７・・・
・・・コレクタ拡散層、８・・・・・・ベース拡散層、
９・・・・・・多結晶シリコン膜、１０・・・・・・Ｃ
Ｖ Ｄ酸化膜、１１・・・・・・ＣＶＤ酸化膜、１２・
・・・・・コンタクトベース拡散層、１３・・・・・・
選択エピタキシャル成長層、１４・・・・・・保護膜、
１５・・・・・・Ａ、Ｉ３電極。 ＹＺ回 寮３面 を４−珊 箒５図
Claims (1)
- 選択的に埋設された拡散層上に絶縁膜分離された第１導
電型のエピタキシャル成長層よりなる第１の島状領域と
、該第１の島状領域内に絶縁膜分離された接合の深さが
０．２μｍ以下の第２導電型の第２の島状領域と、該第
２の島状領域を覆いベース電極となる高濃度の不純物を
有する第２導電型の多結晶シリコン膜と、該多結晶シリ
コン膜上から前記第２導電型の第２島状領域に達し、そ
の先端が前記第２島状領域直下の第１導電型の第１島状
領域に達しない程度に接近しかつ側面が絶縁膜に覆われ
た第１導電型のエピタキシャル層よシなるエミッタ領域
と、該エミッタ領域の先端と第１導電型の第１の島状領
域の間に介在する第２導電型のベース領域とを含むこと
を特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035533A JPS60180165A (ja) | 1984-02-27 | 1984-02-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035533A JPS60180165A (ja) | 1984-02-27 | 1984-02-27 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60180165A true JPS60180165A (ja) | 1985-09-13 |
Family
ID=12444370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59035533A Pending JPS60180165A (ja) | 1984-02-27 | 1984-02-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180165A (ja) |
-
1984
- 1984-02-27 JP JP59035533A patent/JPS60180165A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4318751A (en) | Self-aligned process for providing an improved high performance bipolar transistor | |
| US4333227A (en) | Process for fabricating a self-aligned micrometer bipolar transistor device | |
| JP2744808B2 (ja) | 自己整合トランジスタの製造方法 | |
| US4303933A (en) | Self-aligned micrometer bipolar transistor device and process | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JP2002525874A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JPH0828379B2 (ja) | 半導体装置の製造方法 | |
| JPS60180165A (ja) | 半導体集積回路装置 | |
| JP3107806B2 (ja) | 半導体装置の製造方法 | |
| JPS61245573A (ja) | 半導体装置 | |
| JP3193736B2 (ja) | 半導体装置とその製造方法 | |
| KR900001035A (ko) | 분리식 수직형 수퍼베타 바이폴라 트랜지스터를 제조하기 위한 방법 | |
| JPS61214569A (ja) | 半導体装置 | |
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| KR0149434B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JP3232759B2 (ja) | 半導体装置 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH11307541A (ja) | 半導体装置及びその製造方法 | |
| JPH04137733A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0574794A (ja) | 半導体装置及びその製造方法 | |
| JPH04321232A (ja) | バイポーラトランジスタ及びその製造方法 |