JPS60180359A - ４位相状態形“ｏｑｐｓｋ”デジタル変調器‐復調器のための２進数値信号列の符号化‐復号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、４位相状態をもつ’０ＱＰＳに”数値変調器
−復調器のための２進数値信号列の符号化−復号化装置
に係る。

本発明は更に特定的には、英語の術語″’ｏｆｆ−ｓｅ
ｔＱｕａｄｒａｔｕｒｅ　Ｐｈａｓｅ　５ｈｉｆｔ　Ｋ
ｅｙｌｎｇ　（オフセット直角位相偏移キーイング）”
の略号である’０ＱＰＳＫ”の名称で知られる４位相状
態をもつ変調方式を用いて２進数値列を伝送するための
数値ヘルツ波束の発振器受信器の変調及び復調段を構成
するために適用する。

デマルチプレクサの”０ＱＰＳに”方式内で機能する数
値ヘルツ波束発振器に各変調器を先行させることは公知
である。このデマルチプレクサの機能は、変調段の入力
口に付加される２進数値列を、ヘルツ周波数発振器の入
力口に加えられる信号の数値列の量の半分に等しい信号
量の、及び遷移による符号器の２つの数値列に分割し、
このようにして各２値信号即ち伝達すべき信号の連続ビ
ットを２個ずつ集めることによって、決まった周波数の
信号を位相変調するため変調器内でその各状態が使用さ
れる４コードによる信号表示を得ることである。一般に
固定周波数信号は変調器内で相互π にｉだげ位相のずれる２個の搬送波を形成するため、−
だけ移相されている。得られる搬送波はそれぞれ２個の
リング変調器の第１変調入力口に付加され、第２人力口
のほうは一方はヘルツ周波数発振器の入力口に加えられ
る数値列の奇数オーダーのビット（これらのビットの接
続時間は数値列の記号の接続時間の２倍に延長されてい
る）を、他方は発振器の入力口に加えられる数値列の偶
数オーダーのビット（同じくこれらのビットの持続時間
も記号の持続時間の２倍に延長されている）を受信する
。リング変調器の出力は加算器の入力に付加され、加算
器は偶数と奇数の２つのビットが結合して生じ得る４状
態の関数として、固定局π 波数信号に対して（２に＋１）７だけ位相をずらした周
波数信号Ｆを発生する。

受信側では、メツセージの４変調位相が位相変調器の助
けをかりて回復される。位相変調器は受信した位相変調
信号と、回復された搬送波との第１倍増と、受信位相変
調信号と、二だげ位相をずらされた回復搬送波との第２
倍増をおこなう。倍増の結果、変調段の入力口に付加さ
れる出発２進数値列が再構成される。

上述のタイプの符号器−復号器をヘルツ周波数発振器の
固定局に使用することは困難ではない。

逆に、発振器を移動中継局に備える場合には、伝達され
たメツセージの記号を再生するため比較的複雑で費用の
かかる解読装置を設けておく必要がある。何故ならこの
場合特に中継局を働かせる際には、回復搬送波位相に少
な（とも９０°即ち１ｒｄｓの不確定が常時、さらに受
信搬送波周波数を受信器の変調段に先行する受信役向に
生じる中間周波数に変換することによって１８０°即ち
πｒｄｓの不確定がしばしば存在するからである。この
変換は実際の位相変調では、中間周波数かヘルツ波発振
器のチャネルに運ばれる搬送波周波数より高いヘテロダ
イン周波数を用いて得られるが低いヘテロダイン周波数
を用いて得られるかに従って、変調波のスペクトルの反
転を伴う。

本発明はこれらの不都合を是正することを目的とする。

このため、本発明は、４位相状態をもつ”０ＱＰＳＫ“
数値変調器−復調器のための２進数値信号列（Ｔ、）の
符号化−復号化装置を対象としており、本装置は信号量
りの２進数値列（Ｔｏ）が、同期化時計パルス（Ｈｎ）
と位相を合わせて、変調器の第１及び第２人力口に対し
それぞれｉ量の２つの数値列を供給する符号器の入力口
に付加され、更に変調器の出力側には２進数値列（Ｔｏ
）をその素Ｏと共に回復させるため復号器が配置されて
いるという型式をもち、符号器が、 一同期化時計バルスＨ１の周波数を；パルス（Ｈ）の２
倍周期の同期化パルス１黛を供給するたｎ２ め２分割する回路と、 一人刃口に信号量りの数値列（Ｔ　）のビットと、数値
列（Ｔ　）の各ビットＴ　と同期する同期化バｎ　ｎ ルス（１）とが付加され、変調器の第１人力口に接続す
るようになった出力口が信号量丁の第１数値列の各ピッ
）Ｘ　を供給し、次の論理式％式％ が証明された時（但し、 −Ｔ　はｎ番目のピッ）Ｔ。の補数、 一記号６＋”は演算子“論理和”、 −−（Ｔ　＋Ｈ！ｌり　＊は関数（Ｔ＋−！’）の補数
、ｎ２　ｎ２ −ｘｏ−、は第１出力数値列のＣｎ−１）番目のビット
、 一記号のは演算子１排他的ＯＲ” を表す。）、各ピッ）Ｘ。に対し同一２進値１又は０を
与えるための手段を含む第１論理回路と。

−人力口に信号１ｉ（Ｄの数値列（Ｔ　）のピッ）Ｔ。

が同様に付加され、変調器の第２人力口に接続するよう
になった出力口が第２数値列の各ピッ）Ｙ。

を供給し、第１論理回路の出力口に接続し、次の式 ％式％ が証明された時（但し、 Ｘ、１及びＸｎ−１は信号量ｉの第１及び第２数値列の
ｎ−ｉ番目のビットの状態 をそれぞれ表す。）、各ビットＹ０に対し同一２進値１
又は０を与えるための手段を含む第２論理回路 を含んでおり、 復号器内に、復調器によって復調されたピッ）Ｘｎ 及びＹ。で形成される第１及び第２数値列から出発して
信号量りの数値列（Ｔ、　）を復号器の出方側に回復さ
せるための、次の式 ％式％ が証明された時、回復された数値列（Ｔ、）の各ビット
Ｔ。に対し同一２進値１又はＯを与えるための手段を含
む第３論理回路が備えられていることを特徴としている
。

本発明装置は、変調時に生じ、且つ回復された搬送波の
位相上の不確定と搬送波を使用中間周波数に変換する方
法とによってひき起こされる８つの位相のあいまいさを
解消し、この変換かヘルツ波チャネルによって運ばれる
搬送波より高いヘテロダイン周波数を用いて中間周波数
を生起させるか又は、このヘテロダイン周波数か運ばれ
る搬送波より低いかによって選択されることを主たる利
点とする。更に本発明装置は、製造が簡単であり、且つ
エネルギー消費の少ない装置を実現し得るという利点を
もつ。デマルチプレクス又はマルチプレクス機能及び符
号化及び復号化機能を同時に実施し、本発明符号器−復
号器に集約することによって単純化が実現された。本発
明を変調器−復調器に適用することにより、符号化−復
号化装置と変調及び復調装置との間のインタフェース数
をかなり縮減することができる。

本発明のその他の特徴及び利点については、例として示
した添付図面を参照する以下の説明によって理解されよ
う。

第１図に点線の長方形で囲み符号１で示した本発明符号
器は、符号器の入力口に付加される出力口の数値信号列
（Ｔ、）を同期化するための時計パルス（Ｈ，）の二分
割回路２と、増幅器逆転器を含む第２論理回路８とによ
り構成される。符号器１により符号化される数値信号列
（Ｔｎ）は一方では増幅器逆転器４０入方口に、他方で
は排他的ＯＲ回路９の第１人力口に付加される。ＮＯＲ
ゲ−ト５に二ロ式ゲートで、第１人力口は増幅器逆転器
４の出口に接続し、第２人力口は二分割回路２の出口に
接続する。排他的ＯＲゲート６は二ロ式ゲートで、第１
人力口はＮＯＲ回路５の出口に接続し、第２人力口は、
排他的ＯＲ回路６の第２人力口に、入力数値信号列（Ｔ
、）のビットの接続時間Ｑに対する出力側の遅延状態を
伝達する遅延回路７を弁して、排他的ＯＲ回路６の出口
に狛続する。排他的ＯＲ回路６の出力は数値信号の２進
列（Ｙｏ）を伝達し、符号器１の第１出力を形成する。

排他的ＯＲゲート９は２つの入力口をもち、第１人力口
は符号化すべき信号の数値列を受取り、第２人力口は遅
延回路１０を介してゲート出口に接続する。排他的ＯＲ
ゲート１１も同じく２つの入力口をもち、第１人力口は
排他的ＯＲ回路９の出口に、第２人力口は第１論理回路
３の排他的ＯＲゲート６の出口に接続する。排他的ＯＲ
ゲート１１の出力口は符号器１の第２出力口を構成し、
符号器１０入口に付加される数値列Ｔ　の信号量の半分
に等しい量Ｐの第２数値列Ｘ　を伝達する。

２　ｎ 本発明復号器を第２図の点線の長方形で囲み符号１２で
示した。復号器１２は排他的ＯＲ回路１３を含み、回路
１３の出力口は一方では排他的ＯＲゲート１４の第１入
力口に直接的１て接続し、他方では遅延回路１５を介し
て排他的ＯＲゲート１３の第２人力口に接続する。遅延
回路１５の遅延は数値列Ｔ。のビットの持続時間Ｑに相
当する。

符号器１の出口で得られる数値列（Ｘｏ）及び（Ｙｏ）
は、受信側復号器１２内で排他的ＯＲ回路１３の第１及
び第２人力口にそれぞれ付加される。

排他的ＯＲ回路１４の出力口は送信側符号器１０入力口
に付加される数値列（Ｔ、）を再生する。

本発明符号器−復号器装置の機能を以下に第３図及び第
４図の時間線図を用いて説明する。

第３図の線図は、増幅器逆転器４及びゲート９の入力口
に付加される数値信号列（Ｔ、）に対して符号器ｌの与
える反応を説明している。各記号即ち数値信号列（Ｔ　
）のビットは持続時間Ｑをもち、回路２及びＮＯＲゲー
ト５の入力口にそれぞれ付ｎ 加される同期化時計信号（Ｈ）及び（Ｔ）と位相を合わ
せて付与される。信号（Ａ　）及び（Ｂ、）はゲート９
及び５の出力口でそれぞれ得られる信号である。信号（
Ａｏ）又は（Ｂｏ）のビット八〇又はＢ。のそれぞれ夷
、次式 ％式％ ） が証明された時、２進値１又はＯをとる。

（但しＡ　及びＢ。は時計時点１−１ｎにおけるゲート
９及び５の出力状態を示し、Ａ、、は時計時点Ｈ，−□
におけるゲート９の出力状態を示し、記号■は演算子“
排他的ＯＲ”を示し、記号＊は演算子“補数“′を示す
。） 信号（Ｘｎ）及び（Ｙｎ）のビットＸ。及びＹｎは、次
式 ％式％ ） が証明された時、２進値１又は０をとる。

第１図の符号器によって符号化された信号（Ｘｏ）及び
（Ｙｏ）に対して第２図の復号器１２が与える反応を第
２図に示す。図示の信号（Ｃｏ）は、信号（Ｘ　）及び
（Ｙｏ）に加えられる演算６排他的ＯＲ”に対応する排
他的ＯＲゲー）１３の送出する信号であり、各ビットＣ
ｎは、次式 ％式％ が証明された時、２進値１又はＯをとる。

図示の信号（Ｔ、）は、ビットＣ１及びＣ１−□に加え
られる演算６排他的ＯＲ”から生じる排他的ＯＲゲー）
１４の出口で得られる信号であり、各ビットＴｎは、次
式 ％式％（９ が証明された時、２進値１又は０をとる。

第２図から気付くように、ゲート１４から発する信号（
Ｔ、）は符号器１の入口に与えられる数値信号列（Ｔ、
　）に良く一致する。この事実は、第１図及び第２図に
示す回路の論理方程式を解くことによって、さらに一般
的な方法で証明することもできるだろう。

本発明符号器−復号器を０ＱＰＳＫ変訓チヤネルに適用
した場合を第５図及び第６図に示す。第５図はヘルツ波
束発振変調器を表す。信号（Ｘ、）及び（Ｙｏ）を送出
する本発明符号器１の出力口はリング変調器１６及び１
７の第１人力口に直接的に接続し、第２出力口のほうは
発振器１９によって励磁される断続器１８の同位相及び
「角位相の出口にそれぞれ接続する。変調器１６及び１
７の出口は加算回路２０の第１及び第２人力口にそれぞ
れ接続し、加算回路の出力口のほうは帯域フィルタ２１
０入口に接続する。帯域フィルタ２１の出力口は図示し
ないヘルツ波発振器の入力チャネルと同位相に変調され
る信号（ＭＰ）を伝達する。

受信側復調器を第６図に示す。纂５図のフィルタ２１か
ら発生し、ヘルツ波発振器の送出チャネルによって遷移
する位相変調信号は第６図の復調器に受信され、２個の
復調器２２．２３のそれぞれの第１人力口に付加される
。復調器２２　、２３は、周波数の制御される発振器１
２の給電を受ける断続器２４の同位相及び頂角位相の出
力口によって第２人力ロ上で励磁される。復調器２２゜
２３は本発明復号器１２の各入力口に対し復調された信
号（Ｘ、）及び（Ｙｏ）を付加し、数値列（Ｔ　’）は
復号器１２の出力口で回復する。

本発明は以上説明した具体例に限定されない。

勿論本発明の精神は、発明の説明に用いた符号器１及び
復号器１２の構造と機能面で等価の他の論理構造を用い
た他の変形例にも適用される。これらの構造は符号器１
及び復号器１２を構成する回路機能をもつ論理等個物を
検討して推論することもできよう。

【図面の簡単な説明】

第１図及び第２図は本発明の符号化−復号化装置の説明
図、第３図は第１図の符号器の機能を示す時間縮図、第
４図は第２図の復号器の機能を示す時間線図、第５図及
び第６図は本発明符号化−復号化装置を４位相変調器−
復調器の構成に応用した例を示す説明図である。 １・・・符号器、　２・・・分割回路、３・・・第１論
理回路、４・・・増幅器逆転器、５・・・ＮＯＲ回路、
　６・・・排他的ＯＲ回路、７・・・遅延回路、　８・
・・第２論理回路、９・・・排他的ＯＲ回路、１０・・
・遅延回路、１１・・・排他的ＯＲ回路、１２・・・復
号器、１３・・・排他的ＯＲ回路、１４・・・排他的Ｏ
Ｒ回路。 １５・・・遅延回路。 ■ ■ ■ ■ 鵞 ■ （Ｈｌｌ） Ｆｉ３．４

Claims (1)

1. 【特許請求の範囲】 （ｌ）４位相状態形″’０ＱＰＳＫ”数値変調器−復調
   器のための２進数値信号列の符号化−復号化装置であっ
   て、信号量りの２進数値列（Ｔ。 が、同期化時計パルス（Ｈｏ）と位相を合わせて、変調
   器の第１及び第２人力口に対しそれぞれ９量の２つの数
   値列を供給する符号器の人力−に付加され、更に変調器
   の出力側には２進数値列（■ｎ）をその量りと共に回復
   させるため復号器が配置されているという型式をもち、
   符号器が、 一同期化時計パルスＨｎの周波数を、パル目　− 給するため２分割する回路と、 一人力口に信号量りの数値列（Ｔ、）のビットと、数値
   列（Ｔｏ）の各ビン）Ｔ。と同期する同期化パルス（５
   ）とが付加され、変調器の第１人力口に接続するように
   なった出力口が信号量ｉの第１数値列の各ビットｘ０を
   供給し、次の論理式が証明された時（但し、−丁＊はｎ
   番目のピッ）Ｔ。の補数、 ）　−信号”＋″は演算子ゝ論理和”、−Ｌ−（Ｔ　＋
   ”−’　）　”　）工関数（Ｔ、＋”−！りの補数ｎ２
   　２ Ｘｏ−、は第１出力数値列の（ｎ−１）番目のビット、 一記号のは演算子１排他的ＯＲ″を表わす、）、各ピッ
   ）Ｘ　に対し同一２進値１又はＯ′％：与えるための手
   段を含む第１論理回路と、 一人力口に信号量Ｏの数値列（Ｔ、）のビー１．１　〒
   　上丁面４！Ｍ＋ｒト１陥青柄　刀ド用范箕の有１９　
   人刃口に接続するようになった出力口が第２数値列の各
   ピッ）Ｙ。を供給し、第１論理回路の出力口に接続し、
   次の式 ％式％ が証明された時（但し、 ｘｎ−、及びｘｎ−、は信号量ｉの第１及び第２数値列
   のｎ−１番目のビットの 状態 をそれぞれ表丁。）、各ピッ）Ｙ。に対し同一２進値１
   又は０を与えるための手段を含む第２論理回路 を含んでおり、 復号器内に、復調器によって復調されたビットｘ。及び
   Ｙ。で形成される第１及び第２数値列から出発して信号
   量りの数値列（Ｔｏ）を復号器の出力側に回復させるた
   めの、次の式７式％ が証明された時、回復された各ビットＴ。に対し同一２
   進値１又は０を与えるための手段を含む第３論理回路が
   備えられていることを特徴とする装置。 （２）第！論理回路が、 一信号量りの数値列（Ｔ　）の各ピッ）Ｔ。 が入力口に付加される逆転器回路と、 −２つの入力口を備え、第１人力口が逆転器回路の第１
   出力口に接続し、第２人力口が二分割器回路の出力口に
   接続する″ＮＯＲ″論理回路と、 −２つの入力口を備え、第１人力口が ”ＮＯＲ”回路の出力口に接続し、第２人力口がその出
   力口に、入力数値信号列（Ｔｏ）の１ビツトの時間に対
   する”排他的ＯＲ″回路の遅延状態をその第２人力口に
   伝達する遅延・回路を介して接続し、”排他的ＯＲ″回
   路の出力は第１論理回路の出力を構成する第１”排他的
   ＯＲ”論理回路 を含むことを特徴とする特許請求の範囲第１項に記載の
   装置。 （３）２つの入力口を備え、蕾りの数値列（Ｔｏ）の各
   ビットＴｎがその第１人力口に同様に付加される第２の
   ゛排他的ＯＲ”論理回路を含んでおり、その第２人力口
   は数値列（Ｔ　）の１ピツ）Ｔ。の時間に対する第２　
   ″′排他的ＯＲ”回路の遅延状態をその第２人力口に伝
   達する遅延回路を介してその出力口と結合し、本装置は
   更に、２つの入力口を備え、その第１人力口が第２″′
   排他的ＯＲ”回路の出方口に、第２人力口が第１論理回
   路の出力口に接続する第３の”排他的ＯＲ”回路を含ん
   でいることを特徴とする特許請求の範囲第１項及び第Ｑ
   ＹＭＬｆ８：ｙａ／７”ｌ；喝ｗｍ （４）復号器が、２つの入力口を備えミその第１人力口
   が変調器により変調されたビットＸｎの形成する量ｉの
   第１数値列を受取り、第２人力口が変調器により変調さ
   れたピッ）Ｙの形成する第２数値列を受取る第４の１排
   他的ＯＲ”論理回路を含んでおり、更に、２つの入力口
   を備え、その第１人力口が第４の１排他的ＯＲ”の出力
   口に直接的に接続し、第２人力口が入力数値列（Ｔｏ）
   の１ビツトの時間に対する第４の６排他的ＯＲ”の遅延
   状態を伝達する遅延回路を介して第４の１排他的ＯＲ″
   の出力口に接続する第５の”排他的ＯＲ″論理回路を含
   んでおり、第５の６排他的ＯＲ”回路の出力が復号器の
   出力を構成することを特徴とする特許請求の範囲第１項
   乃至第３項のいずれかに記載の装置。