JPS6018142B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6018142B2 JPS6018142B2 JP4570376A JP4570376A JPS6018142B2 JP S6018142 B2 JPS6018142 B2 JP S6018142B2 JP 4570376 A JP4570376 A JP 4570376A JP 4570376 A JP4570376 A JP 4570376A JP S6018142 B2 JPS6018142 B2 JP S6018142B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- groove
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000002184 metal Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 240000000530 Alcea rosea Species 0.000 description 1
- 235000017334 Alcea rosea Nutrition 0.000 description 1
- 235000017303 Althaea rosea Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路装置に関するものである。
現在、半導体集積回路基板上に電極配線を形成する方法
として金属をカェーハー全面に真空蒸着して選択的にエ
ッチングまたは酸化する方法が広く実施されている。
として金属をカェーハー全面に真空蒸着して選択的にエ
ッチングまたは酸化する方法が広く実施されている。
しかし真空蒸着法では蒸着源が有限な大きさのさめ、蒸
着金属が半導体集積回路基板上に均一に蒸着されず、特
に金属を蒸着すべき基板の段部において蒸着膜厚に不均
一性が生じる。このため、電極配線以外の不必要な部分
を選択的に除去するエッチング法や陽極酸化法等により
電極配線を形成する場合、蒸着膜の厚に部分が完全に除
去されずに残り、電極配線相互間を短絡する原因となっ
ていた。第１図ａ，ｂおよびｃはそれぞれ従来の半導体
集積回路装置の電極配線部を示す平面図、Ｙ−Ｙ方向断
面図および斜視図である。１はヱピタキシアル成長層、
２は電極配線交叉用拡散層、３は酸化シリコン層、４お
よび５は電極配線である。
着金属が半導体集積回路基板上に均一に蒸着されず、特
に金属を蒸着すべき基板の段部において蒸着膜厚に不均
一性が生じる。このため、電極配線以外の不必要な部分
を選択的に除去するエッチング法や陽極酸化法等により
電極配線を形成する場合、蒸着膜の厚に部分が完全に除
去されずに残り、電極配線相互間を短絡する原因となっ
ていた。第１図ａ，ｂおよびｃはそれぞれ従来の半導体
集積回路装置の電極配線部を示す平面図、Ｙ−Ｙ方向断
面図および斜視図である。１はヱピタキシアル成長層、
２は電極配線交叉用拡散層、３は酸化シリコン層、４お
よび５は電極配線である。
第１図ｂに示されているように、金属を方向９で蒸着し
た場合酸化シリコン層３内の溝６の緑の部分において蒸
着金属膜が他の部分に比べて厚くなるため電極配線４及
び５をエッチングで形成する際に溝６の緑と電極配線４
および５の交る点７および８の間において蒸着金属腰の
部分１５が残りやすく、電極配線４及ぽ５の間で短絡事
故が生じがちであった。尚、電極配線４．５の左右の外
側方向にも蒸着金属膜１５′，１５′が残余するが、拡
散層２の配線１６，１６との距離が長くとれるので途中
でエッチング除去される可能性が大で短絡の懸念はない
。９は蒸着方向を示す。
た場合酸化シリコン層３内の溝６の緑の部分において蒸
着金属膜が他の部分に比べて厚くなるため電極配線４及
び５をエッチングで形成する際に溝６の緑と電極配線４
および５の交る点７および８の間において蒸着金属腰の
部分１５が残りやすく、電極配線４及ぽ５の間で短絡事
故が生じがちであった。尚、電極配線４．５の左右の外
側方向にも蒸着金属膜１５′，１５′が残余するが、拡
散層２の配線１６，１６との距離が長くとれるので途中
でエッチング除去される可能性が大で短絡の懸念はない
。９は蒸着方向を示す。
この電極配線相互間の短絡を防ぐためにエッチング時間
または酸化時間を長くした場合他の電極配線部分が必要
以上に細くなり、半導体集積回路の歩留の低下及び信頼
性の低下を招いていた。また電極配線の短絡を防ぐ方法
として絶縁膜上の溝と平坦部間に存する段部を横切る配
線の間隔を十分に広くすることが考えられるが、これは
べレツトサイズを必要以上に大きくするためべレット収
量が減少しコストの増加につながる。本発明の目的はこ
のような欠点のない高信頼度の半導体集積回路装置を提
供することにある。
または酸化時間を長くした場合他の電極配線部分が必要
以上に細くなり、半導体集積回路の歩留の低下及び信頼
性の低下を招いていた。また電極配線の短絡を防ぐ方法
として絶縁膜上の溝と平坦部間に存する段部を横切る配
線の間隔を十分に広くすることが考えられるが、これは
べレツトサイズを必要以上に大きくするためべレット収
量が減少しコストの増加につながる。本発明の目的はこ
のような欠点のない高信頼度の半導体集積回路装置を提
供することにある。
前に述べた様に務着膜厚の不均一性は半導体集積回路基
板表面の段部の方向と蒸着源の相対関係によって生じる
。本発明の原理は相対する電極配線間の段部の緑を葵着
源に対して２方向以上もたせることにより電極配線間に
存在する半導体集積回路基板表面の段部を覆う蒸着膜に
厚い部分のみが生じないようにすることである。以下実
施例に従って本発明を説明する。
板表面の段部の方向と蒸着源の相対関係によって生じる
。本発明の原理は相対する電極配線間の段部の緑を葵着
源に対して２方向以上もたせることにより電極配線間に
存在する半導体集積回路基板表面の段部を覆う蒸着膜に
厚い部分のみが生じないようにすることである。以下実
施例に従って本発明を説明する。
第２図ａ，ｂおよびｃはそれぞれ本発明の半導体集積回
路装置の実施例の平面図、×−×方向断面図および斜視
図である。電極配線交叉用拡散層２に対応する溝の縁に
凸部１０および１１が設けられていて、例えば凸部１川
こおいてたとえば蒸着方向との関係で辺７Ａ，辺ＢＣお
よび辺０８の厚い蒸着金属膜が形成されていても辺ＡＢ
及び辺ＣＤは辺７Ａ，辺ＢＣ及び辺Ｄ８より薄い蒸着金
属膜によって覆われる。従って、エッチング法または陽
極酸化法等により電極配線を形成する場合、たとえ辺７
Ａ，辺ＢＣ及び辺Ｄ８に蒸着金属膜が残っても辺ＡＢ及
び辺ＣＤにおいて完全にそれを除去することができる。
したがって、電極配線４及び５の短絡を防止することが
できる。以上のことは蒸着方向が１８０ｏ逆の場合凸部
１１に対してもいえることは明らかである。さらに電極
配線４及び５の間にこのような凸部をつけることは電極
配線相互の実効間隔すなわち溝６の側面における間隔を
広げる結果をももたらす。したがって本発明を適用する
ことによって真空蒸着方法に格別変更を加えたり、ベレ
ツトサイズを大きくしたりすることないこ電極配線相互
間の短絡の根本的原因は完全に除去されると同時に電極
配線相互間の実効間隔が広がることによって電極配線相
互間が短絡する確率はさらに低くなるという相乗効果が
もたらされ、歩蟹りと信頼性の高い半導体集積回路装置
が得られる。
路装置の実施例の平面図、×−×方向断面図および斜視
図である。電極配線交叉用拡散層２に対応する溝の縁に
凸部１０および１１が設けられていて、例えば凸部１川
こおいてたとえば蒸着方向との関係で辺７Ａ，辺ＢＣお
よび辺０８の厚い蒸着金属膜が形成されていても辺ＡＢ
及び辺ＣＤは辺７Ａ，辺ＢＣ及び辺Ｄ８より薄い蒸着金
属膜によって覆われる。従って、エッチング法または陽
極酸化法等により電極配線を形成する場合、たとえ辺７
Ａ，辺ＢＣ及び辺Ｄ８に蒸着金属膜が残っても辺ＡＢ及
び辺ＣＤにおいて完全にそれを除去することができる。
したがって、電極配線４及び５の短絡を防止することが
できる。以上のことは蒸着方向が１８０ｏ逆の場合凸部
１１に対してもいえることは明らかである。さらに電極
配線４及び５の間にこのような凸部をつけることは電極
配線相互の実効間隔すなわち溝６の側面における間隔を
広げる結果をももたらす。したがって本発明を適用する
ことによって真空蒸着方法に格別変更を加えたり、ベレ
ツトサイズを大きくしたりすることないこ電極配線相互
間の短絡の根本的原因は完全に除去されると同時に電極
配線相互間の実効間隔が広がることによって電極配線相
互間が短絡する確率はさらに低くなるという相乗効果が
もたらされ、歩蟹りと信頼性の高い半導体集積回路装置
が得られる。
この実施例においては段部の凸形に方形を使用したが他
の多角形及び円弧を用いてもよいしさらには凸形の代り
に凹形を使用しても同様の効果が得られることも明らか
である。
の多角形及び円弧を用いてもよいしさらには凸形の代り
に凹形を使用しても同様の効果が得られることも明らか
である。
第３図、第４図および第５図は本発明の他の実施例を示
す集積回路装置の平面図である。
す集積回路装置の平面図である。
１２は方形の凹部、１３は円弧状凸部、１４は円弧状凹
部である。
部である。
第１図ａ，ｂおよびｃはそれぞれ従釆の半導体集積回路
装置の電極配線における平面図、Ｙ−Ｙ方向断面図およ
び斜視図であり、第２図ａ，ｂおよびｃはそれぞれ本発
明の半導体集積回路装置の実施例における平面図、Ｘ−
Ｘ方向断面図および斜視図であり、第３図ないし第５図
は本発明の他の実施例を示す平面図である。 １・・・ェピタキシヤル成長層、２・・・電極配線交叉
用拡散層、３・・・酸化シリコン層、４，５・・・電極
配線、６・・・溝、７，８・・・溝と噂極配線との交点
、９・・・蒸着方向、１０，１１・・・溝の縁の凸部、
１２・・・方形の凹部、１３・・・円弧状凸部、１４・
・・円弧状凹部、１５，１５′・・・蒸着金属膜の残部
、１６・・・拡散層に接続する配線。 第１図 第１図 第２図 第２図 第３図 第４図 第５図
装置の電極配線における平面図、Ｙ−Ｙ方向断面図およ
び斜視図であり、第２図ａ，ｂおよびｃはそれぞれ本発
明の半導体集積回路装置の実施例における平面図、Ｘ−
Ｘ方向断面図および斜視図であり、第３図ないし第５図
は本発明の他の実施例を示す平面図である。 １・・・ェピタキシヤル成長層、２・・・電極配線交叉
用拡散層、３・・・酸化シリコン層、４，５・・・電極
配線、６・・・溝、７，８・・・溝と噂極配線との交点
、９・・・蒸着方向、１０，１１・・・溝の縁の凸部、
１２・・・方形の凹部、１３・・・円弧状凸部、１４・
・・円弧状凹部、１５，１５′・・・蒸着金属膜の残部
、１６・・・拡散層に接続する配線。 第１図 第１図 第２図 第２図 第３図 第４図 第５図
Claims (1)
- １ 半導体基板の一主面を被覆しかつ溝を有する絶縁膜
上に前記溝を横切つて複数の金属配線が延在し、相隣り
合う金属配線によつてはさまれた溝の縁形状が平面形状
において実質的に一直線ではないことを特徴とする半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4570376A JPS6018142B2 (ja) | 1976-04-21 | 1976-04-21 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4570376A JPS6018142B2 (ja) | 1976-04-21 | 1976-04-21 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52129289A JPS52129289A (en) | 1977-10-29 |
| JPS6018142B2 true JPS6018142B2 (ja) | 1985-05-09 |
Family
ID=12726717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4570376A Expired JPS6018142B2 (ja) | 1976-04-21 | 1976-04-21 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6018142B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6314641U (ja) * | 1986-07-10 | 1988-01-30 |
-
1976
- 1976-04-21 JP JP4570376A patent/JPS6018142B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6314641U (ja) * | 1986-07-10 | 1988-01-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52129289A (en) | 1977-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202286A (en) | Method of forming three-dimensional features on substrates with adjacent insulating films | |
| US3936865A (en) | Semiconductor devices having conductor tracks at different levels and interconnections therebetween | |
| US3994758A (en) | Method of manufacturing a semiconductor device having closely spaced electrodes by perpendicular projection | |
| US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
| US3951708A (en) | Method of manufacturing a semiconductor device | |
| JPS5950113B2 (ja) | 半導体装置 | |
| JPS5967649A (ja) | 多層配線の製造方法 | |
| US4482914A (en) | Contact structure of semiconductor device | |
| JPS6018142B2 (ja) | 半導体集積回路装置 | |
| JPS6343892B2 (ja) | ||
| US6383853B2 (en) | Method of fabricating semiconductor device | |
| EP0047886A2 (en) | Semiconductor device | |
| JPS6239823B2 (ja) | ||
| US5479038A (en) | Semiconductor device having a multilevel metallization | |
| US3703667A (en) | Shaped riser on substrate step for promoting metal film continuity | |
| KR960013633B1 (ko) | 반도체 집적회로의 쉴딩 방법 | |
| US4693783A (en) | Method of producing interconnections in a semiconductor integrated circuit structure | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH02134848A (ja) | 半導体装置の製造方法 | |
| JPH04162652A (ja) | 半導体装置 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPS62111451A (ja) | 半導体集積回路 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 |